基于SoC可配置CF/CF+卡控制器的设计

基于最新的CF/CF 3.0协议,设计了一款基于AHB总线的可配置的CF/CF 卡控制器.设计采用了高性能乒乓操作方式的改进异步FIFO.针对CF/CF 卡实际使用时往往只需要其某一两种模式的特点,采用了一种可定制可裁剪CF/CF 控制器电路的设计思路,极大地提高设计效率;探讨了一种基于SoC高性能接口控制器电路通用体系架构,已成功应用到多种接口控制器的设计中.设计通过了仿真(NC-Verilog)、综合(DC)以及FPGA验证,嵌入到单板系统中,实现了与CF存储卡之间的数据传输.     

基于启发式链搜索的频繁子电路提取算法

针对数字集成电路规律性提取时由根节点选择产生的组合爆炸问题,提出了一种通过提取链状频繁子电路来降低根节点的算法。建立了顺序相关边权值模型,实现了小规模链状频繁子电路的快速提取。利用门级电路中链状模板与其他形状模板的结构依赖性,逐级删除非频繁根节点,避免了对小规模频繁子电路的重复提取,提高了规则性提取的效率。实验结果表明,该算法能够有效解决根节点组合爆炸问题,使支持度高的候选子电路得到优先提取,并显著减少了规律性提取的时间。     

小规模频繁子电路的规律性预提取算法

针对数字IC规律性提取算法复杂度过高的问题,提出一种逐级对根节点进行分类的算法.通过对频繁边的直接扩展,实现了小规模频繁子电路的快速提取;利用门级电路中小规模频繁子电路与大规模频繁子电路间的结构依赖性,解决了候选子电路生成时根节点组合爆炸的问题.实验结果表明,该算法能够降低根节点的数量,使支持度高的候选子电路得到优先提取,并显著地减少了规律性提取的时间.     

二同构扩展数字集成电路规律性提取算法

针对目前集成电路具有高度的规律性的特点,提出了一种新的数字集成电路规律性结构提取算法,可自动对电路中一些重复出现的电路结构进行识别和提取．通过对两两相连的标准单元进行特征提取比较并产生二同构子电路,对出现频数较高的二同构子电路进行扩展产生电路结构模板,进而提取所有与该模板相似的电路结构．在算法运行过程中,通过不断地删除已经匹配的顶点,可加快程序运行的速度．该算法已应用于实际工程项目中,改变了传统的手动分析整理的局面,降低了大规模集成电路逆向分析中电路整理的难度,提高了工作效率．     

F注入AlGaN/GaN增强型HEMT

The fabrication of enhancement-mode AlGaN/GaN HEMTs by fluorine plasma treatment on sapphire substrates is reported. A new method is used to fabricate devices with different fluorine plasma RF power treatments on one wafer to avoid differences between different wafers. The plasma-treated gate regions of devices treated with different fluorine plasma RF powers were separately opened by a step-and-repeat system. The properties of these devices are compared and analyzed. The devices with 150 W fluorine plasma treatment power and with 0.6 μm gate-length exhibited a threshold voltage of 0.57 V, a maximum drain current of 501 mA/mm, a maximum transconductance of 210 mS/mm, a current gain cutoff frequency of 19.4 GHz and a maximum oscillation frequency of 26 GHz. An excessive fluorine plasma treatment power of 250 W results in a small maximum drain current, which can be attributed to the implantation of fluorine plasma in the channel.     

一种长整数模乘幂的改进算法与实现

RSA密码系统性能受到长整数模乘和模幂运算速度的制约.为了提高模乘幂运算器的速度,采用两级进位保留加法器(CSA)结构改进了蒙哥马利模乘算法.通过插入寄存器缩短了电路的关键路径,保证了CSA操作数的同时性,显著提升了模乘运算器速度.另外,通过调整从左到右的二进制模幂运算的模乘运算次序,避免了大部分模乘运算结束后的结果格式转换,大大节省了转换时间.将采用本方法实现的1024位模幂运算器与近年最具代表性的从左到右二进制模幂运算器相比较的结果表明,Xilinx的FPGA综合实现时,吞吐率提高了36%,面积减少了18%;ASIC综合后,吞吐率提高了75%,面积减少了33%.     

可切换式TAM结构的快速SoC测试方法

由于现有TAM(Test Access Mechanism)结构中,被测IP(Intellectual Property)核都是固定地连接在某些TAM总线上,经常会导致测试资源浪费,故提出了可切换式TAM结构．某些IP核通过切换电路挂接在多组TAM上,可以使用多组TAM来完成对一个IP核的测试,减少了空闲时间,缩短了测试用时．按特定的排序规则,采用0-1规划先给每个IP核分配一组TAM,再采用一种启发性搜索算法,挑选合适的IP核使用多组TAM测试．对ITC2002基准电路的实验结果表明,该方法的测试用时较小．     

Monolithically integrated enhancement/depletion-mode AlGaN/GaN HEMT D flip-flop using fluorine plasma treatment

Depletion-mode and enhancement-mode AlGaN/GaN HEMTs using fluorine plasma treatment were integrated on one wafer.Direct-coupled FET logic circuits,such as an E/D HEMT inverter,NAND gate and D flip-flop,were fabricated on an AlGaN/GaN heterostructure.The D flip-flop and NAND gate are demonstrated in a GaN system for the first time.The dual-gate AlGaN/GaN E-HEMT substitutes two single-gate E-HEMTs for simplifying the NAND gate and shrinking the area,integrating with a conventional AlGaN/GaN D-HEMT and demonstrating a NAND gate.E/D-mode D flip-flop was fabricated by integrating the inverters and the NAND gate on the AlGaN/GaN heterostructure.At a supply voltage of 2 V,the E/D inverter shows an output logic swing of 1.7 V,a logic-low noise margin of 0.49 V and a logic-high noise margin of 0.83 V.The NAND gate and D flip-flop showed correct logic function demonstrating promising potential for GaN-based digital ICs.     

基于扇形模板的数字集成电路规律性提取算法

 将数据挖掘方法用于数字集成电路规律性提取,提出了一种扇形结构模板的规律性提取算法.采用压缩式存储及删除缓冲器结构等方法,降低了电路的存储空间.通过边权值编码,实现了逐级产生扇形频繁子电路的算法,解决了传统算法对大规模数字集成电路规律性提取时间复杂度过高的问题.实验结果表明该算法比SPOG与TREE算法更能充分提取电路的规律性,规律性提取时间更短.     

AlGaN/GaN double-channel HEMT

正The fabrication of AlGaN/GaN double-channel high electron mobility transistors on sapphire substrates is reported.Two carrier channels are formed in an AlGaN/GaN/AlGaN/GaN multilayer structure.The DC performance of the resulting double-channel HEMT shows a wider high transconductance region compared with single-channel HEMT. Simulations provide an explanation for the influence of the double-channel on the high transconductance region.The buffer trap is suggested to be related to the wide region of high transconductance.The RF characteristics are also studied.