Study of hybrid orientation structure wafer

Two types of 5μm thick hybrid orientation structure wafers,which were integrated by（110）or（100） orientation silicon wafers as the substrate,have been investigated for 15-40 V voltage ICs and MEMS sensor applications.They have been obtained mainly by SOI wafer bonding and a non-selective epitaxy technique,and have been presented in China for the first time.The thickness of BOX SiO₂ buried in wafer is 220 nm.It has been found that the quality of hybrid orientation structure with（100）wafer substrate is better than that with（110）wafer substrate by"Sirtl defect etching of HOSW".     

一种提高SiGe HBT器件电学特性的Ge组分分布

介绍了一种提高SiGe HBT器件电学特性的基区Ge组分分布方式。这种优化的Ge分布模型在靠近发射极与集电极处为均匀分布,中间为梯度分布。借助于TCAD仿真工具,在基区Ge组分总量不变的条件下,相比于传统的Ge分布和其他文献中的Ge分布,该Ge分布极大地增加了器件厄尔利电压VA以及击穿电压BVCEO。同时,厄尔利电压增益积βVA分别提高了53%和91%,品质因子fT*BVCEO分别提高了10.3%和14.1%。     

SiGe MOS器件SiO_2栅介质低温制备技术研究

为了获得电学性能良好的 Si Ge PMOS Si O2 栅介质薄膜 ,采用等离子体增强化学汽相淀积 (PECVD)工艺 ,对低温 30 0°C下薄膜制备技术进行了研究。实验表明 ,采用适当高温、短时间对PECVD薄膜退火有助于降低薄膜中正电荷密度和界面态密度。该技术用于 Si Ge PMOS研制 ,在30 0 K常温和 77K低温下 ,其跨导分别达到 45m S/mm和 92 .5m S/mm(W/L=2 0 μm/2 μm)     

一种NMOS型折叠和内插电路及其SPICE分析

将折叠和内插技术应用于高速Ａ／Ｄ转换器中，以３μｍ器件参数，５Ｖ工作电压，分析了一种ＮＭＯＳ型折叠和内插电路在全温区范围的功能，以及ＮＭＯＳ管衬度偏置效应和误差的影响，结果表明，在通常的工艺条件下，折叠电路可处理２．４Ｖ１ＭＨｚ的满幅输入信号，数字采样速度大于１ＭＳ／ｓ包含第一级内插电阻的折叠电路功耗为１４ｍＷ。     

硅功率集成技术发展动态

文章介绍了硅功率集成电路技术的一些发展劝态。单片中小功率智能集成电路发展迅速，以BCD为其主要工艺技术；基于SOI的智能功率集成电路也得到开发。单片集成式的功率管为电源管理小型化、高频、较高可靠性设计提供了新途径，它们在分布式电源、便携式设备仪表中得到广泛应用。     

一种3V CMOS音乐集成电路的设计原理

介绍了一种数字式全定制音乐集成电路设计原理。对伪音阶发生器、节拍发生器等子电路作了较详细的叙述。采用这种原理可设计出单芯片驱动压电陶瓷和发光二极管的音乐集成电路，该电路无须外接电阻、电容，可存储数首歌曲；另外，还可设计出一种数字音频程控频率合成器，时钟为ｆ０时，可控频率范围为ｆ０２～ｆ０２Ｎ。     

多晶硅发射极NPN管的辐射效应研究

为了研究多晶硅发射极双极晶体管的辐射可靠性,对多晶硅发射极NPN管进行了不同偏置条件下⁶⁰Co γ射线的高剂量率辐照试验和室温退火试验。试验结果表明,辐射后,基极电流IB显著增大,而集电极电流IC变化不大;反偏偏置条件下,IB的辐射损伤效应在辐射后更严重;室温退火后,IB有一定程度的持续损伤。多晶硅发射极NPN管与单晶硅发射极NPN管的辐射对比试验结果表明,多晶硅发射极NPN管的抗辐射性能较好。从器件结构和工艺条件方面,分析了多晶硅发射极NPN管的辐射损伤机理。分析了多晶硅发射极NPN管与单晶硅发射极NPN管的辐射损伤区别。     

基于1.5 μm BiCMOS 工艺的SiGe HBT器件设计优化

基于非选择性外延,自对准注入技术,集电区选择性注入和快速热退火工艺,提出了一种适用于1.5μm BiCMOS集成技术的SiGe HBT器件结构。该结构具有内基区薄,外基区厚,B/E结两侧杂质浓度低,发射极/基极自对准诸优点。利用TSuprem4和Medici进行工艺模拟和电学特性仿真。结果表明,所设计的的SiGe HBT具有良好的电学特性,其最大电流增益为210,当Vce=2.5 V时,截止频率达到65 GHz,验证了器件结构设计的合理性。     

一种新型半绝缘键合SOI结构

报道了一种新型半绝缘键合SOI结构,采用化学气相淀积加外延生长键合过渡多晶硅层的方法实现了该结构.研制出的这种新结构,完整率大于85%,Si-Si键合界面接触比电阻小于5×10-4Ω·cm2.这种新结构可以广泛用于高低压功率集成电路、高可靠集成电路、MEMS、硅基光电集成等新器件和电路中.     

一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.