一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计

文中设计了一个用于12位40MHz采样率低功耗流水线ADC的MDAC电路.通过对运放的分时复用,使得一个电路模块实现了两级MDAC功能,达到降低整个ADC功耗的目的.通过对MDAC结构的改进,使得该模块可以达到12bit精度的要求.通过优化辅助运放的带宽,使得高增益运放能够快速稳定.本设计在TSMC0.35μmmixsignal3.3V工艺下实现,在40MHz采样频率下,以奈奎斯特采样频率满幅(Vpp=2V)信号输入,其SINAD为73dB,ENOB为11.90bit,SFDR为89dB.整个电路消耗的动态功耗为9mW.     

考虑大规模风电接入的快速抗差状态估计研究

提出了精细化抗差最小二乘状态估计方法,用于解决大规模风电接入对状态估计带来的残差污染问题。该方法一方面在权函数中引入量测类型基准值,用于区分不同类型量测坏数据,提高了抗差状态估计的坏数据检测能力。另一方面,利用状态估计量测预校验信息,对SCADA量测进行预处理,形成坏数据参考因子,消除参数误差引起的坏数据误判,从而提高大规模风电接入电网的状态估计计算精度。同时使用Givens变换并行算法提升软件计算速度,提高抗差状态估计数据断面的实时性,实现精细化的快速抗差状态估计,以适应风电的大规模接入电网给分析控制类在线应用带来的影响。最后对某地区电网进行测试验证,证明该方法能够有效识别风电场遥测坏数据,消除其造成的残差污染,提高了估计计算速度和精度。     

全数字SPWM信号产生芯片的设计及变频调速应用

针对电力电子领域的需求，设计了新型全数字三相SPWM信号产生芯片。该芯片采用了改进的直接数字频率合成DDS（Direct Digital Frequency Synthesis）算法，以保证芯片的高性能，其输出SPWM信号频率的控制精度为65536级，达到设计要求。为了验证芯片的实用性能，以该芯片为基础设计了变频调速系统的硬件和软件。实验结果表明该系统具有成本低、信号精度高、MCU效率高的特点，系统性能达到应用要求。     

新型全数字三相SPWM信号产生芯片的设计与实现

针对电力电子领域的需要,自行研制了一种新型三相正弦脉宽调制信号产生芯片.该芯片采用了改进的直接数字频率合成算法、流水线结构与ROM分时复用技术,保证了芯片的高性能和速度,节省了芯片面积.芯片系统时钟可达24MHz,输出信号的范围为DC到4kHz,精度为65536级,控制功能齐全.采用0.35μm COMS工艺流片,测试结果显示芯片达到设计指标.     

面向对象XML数据的查询优化

XML凭借自身所具有的自描述性、灵活的数据结构及丰富的数据表示能力等特性,正在成为Internet上数据表示和交换的标准,存储与查询XML数据变得日益重要;若要实现快速、准确、高效的查询,必须建立一定的索引来支持.文章为面向对象的XML数据建立了一种早期就能裁剪大量搜索空间的路径仓索引模式;基于该索引模式提出了一种新的查询方法,实现并优化了面向对象XML数据的查询.     

超临界机组非线性模型参数估计与平衡点分析

在现代控制理论的基础上,以超临界直流发电机组的机炉协调多变量受控系统为研究对象,借鉴系统辨识与机理建模方法,结合采集的主要过程参数给出一种600MW超临界机组协调受控对象的非线性数学模型,并对其平衡点进行计算分析与仿真研究,证明其非线性数学模型的合理性,为超临界直流炉机组的研究提供一种参考方案.     

用于12 bit 40 MS/s低功耗流水线ADC的采样保持电路

设计了一个可降低12 bit 40 MHz采样率流水线ADC功耗的采样保持电路。通过对运放的分时复用,使得一个电路模块既实现了采样保持功能,又实现了MDAC功能,达到了降低整个ADC功耗的目的。通过对传统栅压自举开关改进,减少了电路的非线性失真。通过优化辅助运放的带宽,使得高增益运放能够快速稳定。本设计在TSMC0.35μm mix signal 3.3 V工艺下实现,在40 MHz采样频率,输入信号为奈奎斯特频率时,其动态范围(SFDR)为85 dB,信噪比(SNDR)为72 dB,有效位数(ENOB)为11.6 bit,整个电路消耗的动态功耗为14 mW。     

一种高速光纤图像实时采集卡的设计(本期优秀论文)

据图像观测的需要,基于高速串行通信机制,利用光纤通信技术及PCI EXPRESS技术,实现高速光纤图像的实时采集显示.着重讲述了高速串行光纤信息的解析及收发,同时介绍了桥芯片本地总线读写操作实现过程.测试结果表明,该设计能满足高速光纤图像实时采集的要求,工程使用反馈表现良好.     

基于PCI Express的高速光纤图像传输板卡的实现

高速接口技术目前采用较多的是PCI Express总线。文章基于工程实现需要,采用Xilinx的V5系列FPGA中的PCI Express IP核,完成了基于FPGA的PCI Express接口数据通路的硬件逻辑设计,编写了WDM框架的驱动程序,用于PCI Express接口的DMA数据传输控制。最后,为了测试PCI Express接口数据传输性能,搭建了图像采集系统X1链路下的实验平台,经过测试,传输速度在90～100MB/s。     

基于CPCIE的高速数据交换中心的设计

针对高速图像处理的需求,本文设计实现了一种混合结构的CPCIE交换板.根据高速串行通信的电气特性及CPCIE系统规范要求,将PCIE链路信号和高速串行图像信号合成一组,按照CPCIE交换板信号的拓扑关系,传到各个下游槽位.在标准的CPCIE机箱中,本系统单板实现了PCI Express系统扩展功能和高速光纤图像的动态交...