适合NAND闪存控制器的BCH纠错编译码器VLSI实现

随着大容量MP3播放器、PMP播放器、数码相机、智能手机等消费电子产品的需求持续增长,MLC的NAND闪存已经取代SLC的NAND闪存成为市场主流。而存储容量的增大所带来良率与可靠性的下降,意味着我们需要纠错能力更强大的硬件编译码器来处理可能发生的错误。针对固态硬盘需要支持多通道的NAND闪存,纠错编译码器也要有能够处理并行I/O总线的能力,本文实现了可由软件配置、最大纠错能力t为可变的1~16b的BCH纠错编译码器,在计算错误位置多项式的过程中使用了修正的欧几里德算法。     

基于NUCA结构的同构单芯片多处理器

非一致Cache体系结构(NUCA)几乎已经成为未来片上大容量Cache的发展方向。本文指出同构单芯片多处理器的设计主要有多级Cache设计的数据一致性问题,核间通信问题与外部总线效率问题,我们也说明多处理器设计上的相应解决办法。最后给出单核与双核在性能、功耗的比较,以及双核处理器的布局规划图。利用双核处理器,二级Cache控制器与AXI总线控制器等IP提出一个可供设计AXI总线SoC的非一致Cache体系结构平台。     

利用SoC平台设计并验证MPEG-4/JPEG编解码IP

随着硅工艺在几何尺寸上的不断缩小,芯片的设计者事实上能将所有系统功能整合在单一芯片上。许多芯片制造商和设计者在面对客户对于多功能、低功耗、低成本及小型化的需求时,认为SoC的高集成度是解决问题的万能药方。不幸的是,设计的生产力跟不上摩尔定律的速度。     

利用SoC平台设计并验证MPEG-4/JPEG骗解码IP

随着硅工艺在几何尺寸上的不断缩小,芯片的设计者事实上能将所有系统功能整合在单一芯片上.许多芯片制造商和设计者在面对客户对于多功能、低功耗、低成本及小型化的需求时,认为SoC的高集成度是解决问题的万能药方.不幸的是,设计的生产力跟不上摩尔定律的速度.     

基于AHB总线的AES密码协处理器实现

AES加密算法是一种的常规加密算法,其被广泛应用在商业和政府部门。本文研究了AES(Advanced Encryption Standard)算法,包括AES的具体加密、解密过程以及基于AMBA(高级微控制器总线架构)总线的硬件实现方法。本文还介绍了一种用仿真与采用Xilinx公司的Virtex-4 LX100 FPGA器件来快速验证AES算法硬件IP核的方法。     

基于32位RJSC处理器之SoC平台的Linux操作系统实现

介绍了如何在兼容ARM V4指令集的32位RISC处理器（FA526）所构建的SoC平台上（即FIE8100），运用智原科技所提价的FA526-Linux开发包通过armboot装载Linux操作系统。使开发人员可以在基于FIE8100 SoC的仿真平台-MediaCreative！在进行二次开发和验证的设计方法。     

高速USB OTG——便携设备绝佳的互连解决方案

电子产品在挑战尺寸、容量、处理速度与便利性的同时，也考验着研发人员的设计能力。过去USB接口的单向传输方式已很难适应现在便携式电子产品所需要的强大功能，市场需要的是让便携设备直接互连的双向连接方式。USBOTG的出现解决了这一问题。     

非侵入式脉搏血氧检测系统设计

氧气是新陈代谢的基础,血氧饱和度作为一项重要的健康指标,在临床医学以及家庭保健等方面有着广泛的应用前景。本文以TI的超低功耗的MSP430微处理器作为系统的核心,设计了一款基于数字血氧探头的脉搏血氧检测系统,并实现了基于VC的下位机与上位机的串行通信。数字信号处理方案简化了电路设计,实验结果证实本方案能够有效降低成本、减少开发板的面积,从而更好的满足市场需求。     

有效的SRAM单元失效概率分析

由于集成电路的特征尺寸持续缩小,在先进技术节点的制造过程中引入的变异,需要进行很好的评估,以涵盖在电路设计期间的预期设计规范。传统的蒙特卡洛分析方法对高西格玛设计有一定的局限性。在本文中,我们采用了与传统的蒙特卡洛分析相比更有效的方法,那就是利用重要性抽样技术实现超过100000倍的加速。此外,可以利用分区的随机仿真矢量,然后使用计算农场的并行处理得到额外的加速。     

针对固态硬盘应用的多通道闪存控制器实现

本文介绍一种基于MLC闪存和AHB总线的高速大容量数据控制系统的硬件实现方法,所提出的闪存控制器实现带8个8K字节缓冲器的高效率缓冲管理控制器来管理8个通道,每个通道可以连接8个闪存芯片。文中还介绍了快闪存储器存储单元的空白检查和交叉存取操作。实验结果证明该固态盘控制器的最高读速度为230．2MB／s,最高写速度为101．9MB／s．最后给出了控制器的综合结果和功耗分析,在24比特BCH纠错与一个通道的配置条件下,控制器的实现需要315K逻辑门。