对实际数字电路中冗余故障的分析

系统地研究了实际数字电路中冗余故障的特性,详细深入地分析了ISCAS85基准电路中10个组合电路的全部550个冗余故障,找出了它们各自形成的原因并将其分成5类,研究发现其中只有3个故障是最难测的,算法中需要大量回溯;其它547个故障只要按照电路结构和测试本身的规律来形成测试,则基本上无需回溯中。     

双曲拱坝分析的研究

原文对双曲拱坝的薄壳理论分析法作了详细的研究,探讨了双曲拱垻的合理计算方程,并作出了实例计算。但有一些值得商榷的地方,今分数点说明如下。 (一) 双曲拱坝中面的几何性质比较接近锥壳或圆柱壳,对于这二类壳体(高斯曲率等于0)容易使第一、二次式系数(原文称拉姆参数)A=B=1。原文建议令双曲拱垻的A=B=1,这是一个重要的假定,它使计算方程得到了根本性的简化。     

数字电路平行故障模拟方法的研究与实现

本文用平行的方法实现了对数字电路的故障模拟。对于组合电路,通过引入敏感输入的概念,大大提高了算法的实现效率。对于时序电路,通过将触发器展开成基本门的形式,在门级描述的基础上实现了故障模拟。本文最后给出了对十个电路例子(ISCAS Benchmark Cicuits)的模拟结果。这种故障模拟方法的研究对提高测试产生的效率有一定的帮助。     

组合数字电路测试模式产生的9值算法

本文提出的算法可用每次敏化一条单通路的方法求出任一故障(包括那些需要多通路敏化的故障)的测试,最多只要试遍每一条单通路。这是由于用了以9值(0,1,D,,0/D,0/,1/D,1/,U)为基础的新运算而完成的。当要敏化一条选定的通路时,在该通路的敏化过程中对其他通路所赋的值允许它们被敏化或不被敏化。最后给出了各种试验结果。     

数字电路测试码产生算法简述

1.引言大规模集成电路和计算机的设计、生产和使用过程中都需要进行各种测试。测试按目的可分为设计验证、生产测试(包括中间测试)和维护测试。测试方法的选择与测试目的和测试对象有关。本文介绍的测试码产生算法主要是针对后两种测试的,而测试对象主要是针对中小规模集成电路和插件板一级的。测试码的产生是测试的关键环节。经典的测试码产生算法是在小规模集成     

一种并行测试的最优设计方法

本文采用整数线性规划，实现了并行测试的最优设计。该方法使得并行测试图（ＰＴＧ）的最大完全子图（ＭＣＳ）的顶点数最少，即ＰＴＧ的点着色数（ＶＣＮ）最少，因而使得总的测试时间最少。文中提出了一个Ｏ（ｎ＾２）的最优测试调度算法。实现证明该模型是有效的，正确的。     

一种功能级的可测试性测度

本文提出了一种功能级的可测试性测度FLTM(Functional Level Te-stability Measure).针对功能级的故障模型,FLTM引入了数据位可控性与数据通路状态可控性的概念.由于不同的故障效应可观度不一样,文中引入了故障效应可观度的概念.FLTM着重考虑了重汇聚扇出对电路可测性的影响,提出了一种加权的可测度计算方法.     

基于扇出源单故障传播的平行码临界路径跟踪故障模拟

本文提出了一种快速的组合电路故障模拟方法──基于扇出源单故障传播的平行码临界路径跟踪法．临界路径跟踪法是一种十分快速的、但近似的组合电路故障模拟方法，将其同平行码故障模拟结合起来，其效率被进一步成倍地提高．为使其成为一个完全的算法，对每个非停止线扇出源故障，我们采用了平行码单故障传播法．同时，为加快其速度，本文提出了若干加速技术，用于故障模拟的各个部分．例如，事件驱动、多级活动事件栈、测试码标记向量、扩大的停止线以及平行处理时的捕获线概念等等．本算法已用Ｃ语言在ＳＵＮ４／ＳＰＡＲＣＳＬＣ上实现，文中给出了ＩＳＣＡＳ’８５的１０个组合电路的实验结果．