排序方式: 共有7条查询结果,搜索用时 0 毫秒
1
1.
2.
3.
4.
基于PXI总线的宽带频率计设计 总被引:2,自引:2,他引:0
对基于PXI总线的宽带频率计进行了研究。针对宽带频率的特点,采用了预分频法和基于相位重合的全同步法对被测频率进行测量,达到较高的测频精度。在硬件电路设计中采用可编程逻辑器件FPGA对相位重合检测电路、闸门和计数器等模块进行设计,既使用方便,又易于修改,同时该频率计采用最新流行的PXI总线技术贯彻了虚拟仪器的思想,使本来需要硬件实现的技术软件化,大大降低了系统成本,增强了系统的功能与灵活性。 相似文献
5.
讨论了一种输出频带宽、跳频时间短、相位噪声低、杂波抑制高的频率合成器的设计方法;该方法采用STW81102频率合成芯片,是一个将PLL和VCO集成在一起的低成本单片多频带射频频率合成器芯片,并利用8515单片机软件模拟I2C总线通信对STW81102芯片进行置数控制输出频率;基于该方法实现了输出频率范围为3100~3400MHz,步进频率为20MHz的宽带跳频频率合成器,实验结果表明该频率合成器输出功率大于+5dBm,杂波抑制大于65dB,相位噪声优于-95dBc/Hz/10kHz。 相似文献
6.
基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。 相似文献
7.
1