基于粒矩阵的多输入多输出真值表快速并行约简算法

真值表是表征逻辑输入与输出之间因果关系的重要工具,真值表约简在数字逻辑电路的分析与设计中具有重要意义.该文将真值表看作逻辑信息系统,将真值表约简转化为逻辑信息系统的最简规则获取.采用粒计算分层粒化的思想,在不同粒度下,利用粒矩阵的知识表示形式、粒矩阵中的启发式知识以及粒矩阵运算,设计了多输入多输出真值表快速并行约简算法.以发光二极管七段数字显示器为例进行了算法说明,通过数学证明和算法复杂性分析证明了算法的正确性和有效性.     

计算机数理逻辑命题演算演示系统的研究

针对多个命题变项利用真值表法、等值演算法、主析取范式求解繁琐、运算量大的问题,制作了命题演算演示系统,并对该系统进行研究,主要研究计算机数理逻辑中命题演算部分,重点以5个命题变项如何通过一些逻辑联结词构成复合命题,以一个具体事例来比较,证明该系统的优越性,对计算机辅助教学起到了一定的作用。     

单输出组合网络的TLU FPGA的逻辑映射

基于真值表结构的ＦＰＧＡ，即ＴＬＵＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面积驱动的Ｃｈｏｒｒｌｅ－ｃｒｆ及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ的的优点。     

3UF5逻辑输入及分析

西门子3UF5综合保护器具有过载、欠流、堵转、三相不平衡、热敏电阻监视、接地故障监视等保护功能,在石油化工企业逐步得到广泛的应用。现主要通过3UF5的专用编程软件WinSimocodeDP_Pro介绍了3UF5综合保护器的各种功能及设置方法。     

n处自由投切电路状态的布尔函数分析判别

本文列出了n处自由投切电路的布尔真值表含表达式,详尽地分析了该电路的内在关系,乃一“同或”和“异或”门在投切下不断交替,揭示出函数为一偶数电路,可用有规律的有限个二阶变量矩阵连乘来表达,但其展开式十分冗长不便判别其函数值,当采用本文新定义的[0与门]运算判别,则可按二进制列出其表达式,立即判别其函数值,方法简便,且投切即构成逻辑关系,较典型的逻辑电路还要单一简化,可供设计逻辑电路时参考,本电路的实用性还在扩展中.     

GB二进制逻辑符号读图方法

本文针对国家技术监督局发布的《电气简图用图形符号》第１２部分：二进制逻辑元件 ＧＢ／Ｔ４７２８．１２－１９９６，简要叙述如何从逻辑符号迅速读出其逻辑功能。     

全息存储进行查表的实验结果分析

本文设计了一种利用全息的关联特性,互补编码和阈值判断的内容寻址光查表系统,利用基本的全息存储的异或运算,演示了模４的余数加法,并对铁电晶体多次存储的动态特性所导致的曝光次数,时间和衍射效率的关系,给出了简单的物理模型。     

ATE功能测试码生成方法

文中简要介绍了芯片测试,对ATE功能测试码生成给出了一般性原则,同时介绍了一种针对数字电路的简易、经济的适合于任意ATE功能测试码真值表生成方法。     

分辨矩阵在逻辑优化中的应用

真值表的化简对于逻辑电路的分析与设计具有及其重要的意义.对真值表的化简问题进行研究,提出了一种利用分辨矩阵从真值表中获取最小布尔表达式的粒分辨矩阵方法,实现其在逻辑优化中的应用.首先,将真值表视为逻辑信息系统,将真值表的化简问题转化为逻辑信息系统的最简规则发现问题.然后,在传统分辨矩阵的基础上,利用等价关系模型构造粒分辨矩阵,找出可以组织成最小布尔表达式的信息粒,利用信息粒的析取合取运算获得逻辑信息系统的最小布尔表达式.为进一步加快算法的收敛速度,引入启发式信息的概念,给出了组织信息粒的判定法则,避免在最小布尔表达式的获取中出现冗余逻辑项,使得布尔逻辑表达式最简,同时提高最小布尔表达式的获取效率,解决大规模逻辑电路的优化问题.最后,给出了详细的算法,并通过实例和理论证明说明了该方法的正确性和有效性.