基于Multisim的顺序脉冲发生器的虚拟仿真

介绍了用中规模计数器74LS163和译码器74LS138构建8路顺序脉冲发生器的Multisim虚拟仿真方案,用仿真软件中的虚拟仪器同时观察和测试时钟脉冲信号与8路脉冲顺序发生器的输出信号。所述方法的实际意义是解决了多路顺序脉冲发生器的输出波形无法用实际电子实验仪器进行分析验证的问题。     

Multisim10仿真软件在数字电子技术实验教学中的应用

为了提高数字电子技术实验教学质量,加强学生的学习技能和创新能力,文章提出了将Multisim10软件与传统实验教学相结合,通过对74LS138D功能的讲解介绍仿真软件在数字电路实验中的应用.研究表明,运用Multisim10的仿真功能可以提高实验的效率和学生的学习积极性,对于帮助学生加深对理论知识的理解和自主思考问题、...     

多数表决电路的设计与EWB的仿真

以多数表决电路为例，简述了EWB仿真软件中逻辑转换仪和逻辑分析仪的使用方法和特点。     

基于Multisim12的电机驱动模块设计与仿真

随着汽车工业的迅速发展,汽车智能化成为大势所趋.电机驱动模块是智能车的重要组成部分.基于探索不同频率PWM控制电机输出的目的,采用Multisim12仿真软件以B车模为研究对象,对电路的工作波形进行了仿真实验测试,给出了仿真实验方案,分析了PWM选取不同频率时电路工作波形.通过实际测试,该电机驱动模块能很好完成智能车电机驱动.     

数字时钟电路的设计与仿真

数字时钟设计既是电子教学中最为典型的综合性实验之一,也在商业领域有着极为广泛地应用。文中介绍了一种以74LS190同步可预置的十进制可逆计数IC为主功能芯片,联合其他逻辑门器件共同实现数字时钟功能的电路。该电路包含4个子模块,分别是1Hz脉冲产生电路、计数电路、手动校时电路和整点报时电路。设计过程中利用EWB5.0软件仿真,既提高了设计效率,又节约了设计成本。经验证,该电路工作稳定可靠,达到了预期的效果。     

基于RTD的新型全加器设计

单双稳态转换逻辑单元(MOBILE)是基于共振隧穿二极管(RTD)电路的一个重要逻辑单元,非常适合阈值逻辑电路设计。由MOBILE可以构成阈值逻辑门(TG)和广义阈值逻辑门(GTG)等阈值逻辑电路。本文通过将三变量异或函数转化为较简单、理想的GTG输入输出函数形式,设计了由GTG构成的新型三变量异或门,并利用该三变量异或门设计了新型的全加器。通过HSPICE仿真和性能比较,该全加器不仅器件数量少,输出延时短,而且能达到较高的工作频率、更小的电路功耗与功耗-延迟积。     

二进制译码器逻辑功能的Multisim仿真方案

介绍了用Multisim仿真软件分析二进制译码器工作过程的方法,即用Multisim仿真软件中字组产生器产生二进制译码器的使能控制信号和地址输入信号。字组产生器的字组内容反映二进制译码器输入端的不同输入情况,用Multisim中逻辑分析仪多踪同步显示二进制译码器的各个输入信号及输出信号波形,可直观描述二进制译码器的译码工作过程。该方法解决了二进制译码器的工作波形无法用电子实验仪器进行分析验证的问题。     

三态门逻辑功能的Multisim仿真方案

介绍了用Multisim仿真软件分析三态门工作过程的方法,目的是探索三态门工作波形的仿真实验技术,即用Multisim仿真软件中的字组产生器产生三态门的控制信号及输入信号,用Multisim中示波器、逻辑分析仪多踪同步显示三态门的各个输入信号及输出信号波形。并介绍了不同工作条件下仿真时Multisim中字组产生器的设置方法、字组产生器的字组内容如何反映三态门输入端的不同输入情况。结论是可直观形象地描述三态门的工作过程。所述方法的创新点是解决了三态门的工作波形无法用电子实验仪器进行分析验证的问题。     

基于Multisim的非正弦波信号发生器设计与仿真

在电子电路中,矩形波、三角波、锯齿波统称为非正弦波,所设计的非正弦波信号发生器以矩形波发生电路为基础,在其输出端加积分运算电路及相应的辅助电路产生三角波或锯齿波信号,辅以外围电路设计,实现信号频率、幅值、占空比调节。在Multisim 10开发环境中搭建该电路并进行了验证分析,结果表明,电路达到了设计要求,实现了预期功能。     

用Multisim仿真分析数据选择器的工作过程

介绍用Multisim仿真软件分析数据选择器工作过程的方法,即用Multisim仿真软件中的字组产生器产生数据选择器的各个数据输入信号,字组产生器的字组内容反映数据选择器不同数据输入端的输入情况,用Multisim中逻辑分析仪多踪同步显示数据选择器的各个数据输入信号及输出信号波形,可直观描述数据选择器的数据选择的工作过程。所述方法的创新点是解决了数据选择器的工作波形无法用电子实验仪器进行分析验证的问题。     

移位寄存器的Multisim仿真

介绍用Multisim仿真软件分析移位寄存器逻辑功能的方法,验证了4-D触发器构成的移位寄存器的逻辑功能。用Multisim仿真软件中的字组产生器产生的信号作为移位寄存器的时钟脉冲和输入数据,字组内容反映移位寄存器的输入信号和控制信号,用Multisim中的逻辑分析仪多踪同步显示各输入信号、控制信号和输出信号波形,直观地描述移位寄存器的工作过程。所述方法创新地解决了移位寄存器工作过程无法用实验仪器验证的问题。     

Design of two Low-Power full adder cells using GDI structure and hybrid CMOS logic style

Full adder is one of the most important digital components for which many improvements have been made to improve its architecture. In this paper, we present two new symmetric designs for Low-Power full adder cells featuring GDI (Gate-Diffusion Input) structure and hybrid CMOS logic style. The main design objectives for these adder modules are not only providing Low-Power dissipation and high speed but also full-voltage swing.     

Thermal aware design and comparative analysis of a high performance 64-bit adder in FD-SOI and bulk CMOS technologies

Thermal behaviours of high-performance digital circuits in bulk CMOS and FDSOI technologies are compared on a 64-bit Kogge-Stone adder designed in 40 nm node. Temperature profiles of the adder in bulk and FDSOI are extracted with thermal simulations and hotspot locations are studied. The influence of local power density on peak temperature is examined. It is shown that high power density devices have significant influence on peak temperature in FDSOI. It is found that some group of devices that perform the same function are the most prominent heat generators. A modification on the design of these devices is proposed which decreases the hotspot temperatures significantly.     

Implementation of low power adder design and analysis based on power reduction technique

This paper presents improved design of low power adder and analysis based on power reduction technique. Using example of adder and multiplier, low leakage power CMOS digital circuit is verified by respective benchmark suite for each example and compared with conventional design of adder and multiplier.Using various supply voltages and fault coverage as parameters, reduction in power was measured. Simulation result and validation by example foresee implementation of proposed design as an essential part of high performance circuit design.The proposed technique offer power reduction up to 20.2% and fault coverage of 99.65%.     

DSP控制移相全桥DC-DC变换器的研究与设计

随着电力电子技术的日渐成熟,开关电源越来越朝着小型化,高效化的方向发展.DC-DC变换器是以移相全桥为主电路,其核心的数字化控制是DSP来实现的.移相全桥DC-DC变换器具有开关损耗小,效率高和输出电流纹波小等优点.本文内容包括硬件电路设计、软件的实现及通信协议等.     

Design and analysis of low power high-speed 1-bit full adder cells for VLSI applications

This paper presents a low power and high speed two hybrid 1-bit full adder cells employing both pass transistor and transmission gate logics. These designs aim to minimise power dissipation and reduce transistor count while at the same time reducing the propagation delay. The proposed full adder circuits utilise 16 and 14 transistors to achieve a compact circuit design. For 1.2 V supply voltage at 0.18-μm CMOS technology, the power consumption is 4.266 μW was found to be extremely low with lower propagation delay 214.65 ps and power-delay product (PDP) of 0.9156 fJ by the deliberate use of CMOS inverters and strong transmission gates. The results of the simulation illustrate the superiority of the newly designed 1-bit adder circuits against the reported conservative adder structures in terms of power, delay, power delay product (PDP) and a transistor count. The implementation of 8-bit ripple carry adder in view of proposed full adders are finally verified and was observed to be working efficiently with only 1.411 ns delay. The performance of the proposed circuits was examined using Mentor Graphics Schematic Composer at 1.2 V single ended supply voltage and the model parameters of a TSMC 0.18-μm CMOS.     

卡诺图在数字电路分析和设计中的应用

卡诺图是数字电路中非常重要的分析和设计工具。通过若干实例,揭示了卡诺图的直观性和实用性,系统全面地掌握卡诺图的各种应用,可以大大简化数字电路分析和设计的过程,起到事半功倍的效果。