超高增益低噪声红外焦平面读出电路研究

高增益探测对InGaAs焦平面探测器在微光夜视条件下成像有重要意义。设计了一款InGaAs焦平面用的高增益低噪声64×64元读出电路。读出电路输入级采用CTIA模式(电容负反馈放大),通过计算发现输入级运算放大器热噪声是主要噪声源,采用单端替代差分运放将输入级噪声降低26%。同时,研究积分电容和增益、满阱容量、噪声的关系,将积分电容降低到1 fF,实现了超高增益和低噪声探测。读出电路采用0.18mm工艺设计,像元中心距为30mm。经过PEX(寄生参数提取)参数提取,实际积分电容为0.94 fF,经过测试芯片整体功耗低至24.1 m W,电路噪声电子数为4.37e。     

长线列CMOS图像传感器的性能优化设计

设计了一种基于电容反馈跨阻放大器(CTIA)的长线列CMOS图像传感器。为减小器件功耗和面积,采用基于单端四管共源共栅运算放大器。为提高信号读出速率,采用没有体效应的PMOS源跟随器,同时减小PMOS管的宽长比,有效减小了输出总线寄生电容的影响。在版图设计上,采用顶层金属走线,降低寄生电阻和电容,提高了长线列CMOS图像传感器的读出速率和输出线性范围。采用0.35μm 3.3V标准CMOS工艺对传感器进行流片,得到器件像元阵列为5×1 030,像元尺寸为20μm×20μm。测试结果表明:该传感器在积分时间为1ms、读出速率为4MHz的情况下工作稳定,其线性度达到98%,线性动态范围为76dB。     

CMOS探测器自适应信号读出技术研究

设计了一种根据光照强度自动调节增益的CMOS探测器,它能够在一帧时间内实现光照强度与积分增益自动适应,从而实现无论在弱光还是强光条件下CMOS探测器都能有适应的灵敏度和动态范围。相较于传统CTIA电路,自适应信号读出技术新增了比较器电路来控制CTIA积分电容大小,通过短曝光输出电压与参考阈值进行比较,输出信号结果用来调整长曝光积分增益,最终得到每个像素的输出电压和增益挡位。基于0.5μm 5 V-CMOS工艺进行了128×1线阵CMOS探测器设计仿真与流片,仿真结果表明,光电流在2 pA～100 nA六个数量级内分别自适应四个积分增益,都能有良好的信号读出。     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

低照度CMOS图像传感器设计与实现

设计了一种基于电容反馈跨阻放大器型（Capacitive Trans-impedance Amplifier,CTIA）像元电路与双采样（Delta Double Sampling,DDS）的低照度CMOS图像传感器系统。采用CTIA像元电路提供稳定的光电二极管偏置电压以及高注入效率,完成在低照度情况下对微弱信号的读取;同时采用数字DDS结构,通过在片外实现像元积分信号与复位信号的量化结果在数字域的减法,达到抑制CMOS图像传感器中固定图案噪声的目的,进一步提高低照度CIS的成像质量。基于0.35 m标准CMOS工艺对此基于CTIA像元电路的CMOS图像传感器芯片进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明该低照度CMOS图像传感器系统可探测到0.05 lx光照条件下的信号。     

红外焦平面读出电路片上驱动电路设计

线列红外焦平面读出电路在正常工作时需要提供多路数字脉冲和多路直流偏置电压。本文基于0.5 μm CMOS工艺设计了一款驱动电路芯片,为电容负反馈放大型（CTIA）读出电路（ROIC）提供驱动信号。电路芯片采用带隙基准电路产生低噪声低温漂的直流偏置电压,采用数字逻辑电路生成CLK1,CLK2,RESET等八路数字脉冲。仿真及测试结果表明：驱动电路芯片输出的数字脉冲及偏置电压符合设计值,可驱动CTIA型线列红外焦平面读出电路稳定工作。     

基于时间域读出的大动态范围CMOS图像传感器

设计了一款基于时间域读出的大动态范围CMOS图像传感器。传感器基于一种新型的结构,其可在时间域下探测高输入光强,在模拟域下探测低输入光强。该设计在传统电容反馈式跨阻放大器(CTIA)的基础上,新增了时间域测量电路,在不改变原有积分过程的同时可实现连续的大动态范围。基于0.35μm,5V-CMOS工艺进行了256×1线列CMOS图像传感器流片,光电二极管面积为22.5μm×22.5μm,并对器件的光电特性进行了后仿真验证。仿真测试结果表明,基于时间域读出的图像传感器可实现96dB的大动态范围,且时间域和模拟域的两路输出信号可同步输出,功耗为7.98mW。     

一种新型的相关焦平面CMOS读出电路

研究了一种新型相关双采样CTIA结构的焦平面读出电路，该电路采用光学调制器产生的信号来控制MOS管轮流导通，通过积分电容充放电，实现光电流转化为电压的过程。基于CSMC0．6μm DPDM CMOS工艺的BSIM 3V3 spice模型，采用Spectre对电路进行了仿真验证。在5V工作电源下，该读出方式在强背景应用中，不仅能有效地增加图像的动态范围和信噪比，而且也能提高输出电压摆幅、减小电路输出噪声。     

高帧频高灵敏度线列PIN-CMOS图像传感器研究

设计了一款高帧频高灵敏度双通道16元线列PIN-CMOS图像传感器。相对于传统的pn结光电二极管,PIN光电二极管具有结电容小和量子效率高的优点,可以降低CTIA像素电路的噪声,提高信噪比;同时采用一种新型的相关双采样电路结构,可以在边积分边读出的模式下实现相关双采样,抑制像素复位带来的KTC噪声。基于0.35μm PIN-CMOS工艺进行了线列CMOS图像传感器流片,并对器件的光电性能进行了测试。测试结果表明:在像元尺寸为90μm×90μm,700nm波长下,器件灵敏度达3000V/(lx·s),量子效率为96%;在40kHz高帧频、0.05lx光照条件下器件信噪比为7,适于弱信号下的高速探测。     

包含交流耦合CTIA与数字CDS的CMOS图像传感器设计

设计了一种带隔直电容的交流耦合CTIA像元电路与数字相关双采样（DCDS）结构的CMOS图像传感器系统。在传统的CTIA像元电路中增加隔直电容,通过控制光电二极管的偏压,达到减小光电二极管暗电流的目的;同时采用片外数字CDS结构,通过在片外实现复位信号与像元积分信号的量化结果在数字域的减法,可以减小图像传感器像元的复位噪声和固定图案噪声（FPN）。基于0.35 m标准CMOS工艺对此CMOS图像传感器进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明交流耦合CTIA像元电路可以将光电二极管的偏压控制在零偏点附近,此时其暗电流最小;采用了数字CDS结构后,图像传感器像元的时域噪声及固定图案噪声均有不同程度降低。     

异步电路的设计方法及其应用

由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视.文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域.     

低压电动机电路设计应注意的问题探究

近年来,随着我国社会主义市场经济,工业科技水平不断得到发展,低压电动机电路设计也得到了空前的发展,低压电动机电路设计已经广泛应用于各种行业。本文对低压电动机电路设计原理进行了阐释,针对现阶段我国低压电动机电路设计的现状以及存在的问题,提出了几点有效的措施,并对低压电动机电路设计未来发展的方向进行了分析。     

正确分析电磁兼容与电气安全的相互关系

本文从实际入手，分析了电磁兼容与电气安全的相互关系，提出抑制错误使用的专业技巧及电路．     

常用电子电路的设计及调试之我见

对于电子电路的设计和调试,应该坚持理论实践相结合的原则,确保电路设计的科学性,并且经过全面的调试确保电路更加完善。对于电子电路的各种器件来说,如果电路设计质量较差或者存在问题,就会导致电路安装完成后效果不尽如人意,并且在工作中也会出现各种误差,例如电阻误差、参数误差等,因此在电路设计和安装完成后必须进行调试,解决出现的问题,改正存在的缺陷,才能确保电子器件满足使用需求。     

PSPICE软件在求解电路习题中的应用

广泛应用在微电子集成电路设计中的仿真软件ＰＳＰＩＣＥ，它也可以应用在电路分析课程教学中，本文通过实例说明该软件在直线电路、一阶、二阶电路过渡过程和交流稳态电路中的应用。     

The Combinational and Sequential Adiabatic Circuit Design and Its Applications

In this paper, a new design of adiabatic circuit, called the quasi-static efficient charge recovery logic (QSECRL) is proposed. To achieve minimum energy consumption, this paper proposes a technique to reduce channel resistance and remove diodes from the signal path. This design method can be implemented in both combination logic and sequential logic. The counter circuit and the 8-bit carry look-ahead (CLA) circuit, a more complex circuit, are selected to evaluate this proposed design. All simulations in this paper have been implemented by SPICE with the 0.8 μm MOSIS technology MOS transistor model under 2-volt (peak-peak) sinusoidal power-clock supply. The results show significantly improved performance of the 8-bit CLA circuit with 20–30 fJ and 70 fJ energy consumption at 10–100 MHz and 500 MHz operating frequency, respectively.     

一种新型TTL非门电路的设计

叙述了一种新型ＴＴＬ非门电路的设计思路，电路工作原理和调试实验，人析了其集成的可行性，说明了新电路如何克服现有的ＴＴＬ非门电路自身的弱点，使其工作更加稳定可靠，这种新型ＴＴＬ门电路的应用提高了数字逻辑电路工作的稳定性。     

PAL／SECAM解码接口电路

文中讲述了PAL/SECAM双制解码电路设计时考虑的要点。结合整机给出了实用的接口电路,以及一些必要的数据参数。     

数字超声无损探伤系统中模拟电路的设计实现

在超声波无损探伤原理的基础上,介绍了A型数字超声探伤系统中模拟部分的设计与实现。模拟电路部分包括：激励超声波探头的宽带窄脉冲发射电路,隔离发射和接收的限幅电路,可控增益放大电路以及滤波等信号调理电路。在模拟电路的设计实现中,以STM32和FPGA为控制核心,实现对超声波发射和接收的控制。这些电路采用模块化的设计思想,功能强大、容易实现,具有广泛的应用价值。实验结果表明,这些电路性能良好,稳定可靠。     

ERA系列单片放大器及其应用

ＥＲＡ系列单片集成放大器采用异质结双极晶体管工艺制作，在ＤＣ～１０ＧＨｚ的宽带频率范围内，具有信号增益高、增益平坦度好、输出功率和动态范围大、三阶互调小、噪声系数较小的特点。本文主要介绍其内部电路结构、特点及有关应用。