结合用户约束文件的高效多FPGA系统分割方法

针对单个现场可编程门阵列(Field Programmable Gate Array,FPGA)可配置逻辑模块(ConfigurableLogic Block,CLB)和输入/输出(I/O)数目受限难以满足大规模复杂电路系统设计需要的问题,提出了一种结合用户约束文件(User Constraint File,UCF)和单个FPGA的EDA(Electronic Design Automation)设计流程,通过部分人为干涉,对多FPGA(multi-FPGA)系统进行分割的方法.应用这种分割方法,可以提高multi-FPGA系统的划分效率,简化设计的复杂度.结果表明:基于这种分割方法的分割工具,结合multi-FPGA系统的硬件结构,可实现一个最多为9芯片multi-FPGA系统的设计和配置.     

数字通信FPGA开发设计平台

为了适应基于 FPGA的数字通信实验及数字通信专用功能模块设计的要求 ,提出了能在外围接口、测试模块与目标芯片 I/O管脚间实现智能交换的多功能开发设计平台方案。开发设计平台有友好的人机界面 ;既可以通过 PC下载配置数据 ,又可以脱机运行 ,有较大的实用价值     

基于单片机的FPGA被动串行配置方式

通过采用AT89C2051单片机配合串行的E2PROM存储器,实现ALTERA公司FLEX10K系列的FPGA芯片的被动串行配置,其软硬件的设计,选用支持I2C总线协议的24C128芯片来存储配置文件完成。经电路实验表明,采用单片机对FPGA进行串行配置,读取存储文件不但速度快而且准确,并具有配置时间短、准确率高、易于实现等优点。     

一种共享存储器的FPGA配置电路设计

针对目前FPGA的USB数据下载电缆无AS配置模式和成本高的现状,根据IEEE1149.1标准,USB协议以及JTAG边界扫描原理,设计并制作了一种在QuartusⅡ环境下使用的成本较低的USB数据下载电缆.以CycloneⅢ系列的EP3C16M164作为目标器件,详细阐述了如何采用USB接口芯片,CPLD和Altera的FPGA产品专用AS配置器件设计共享存储器的配置电路,同时结合软件QuartusⅡ和FTDI公司的D2XX介绍了配置目标芯片FPGA的使用流程.经过软硬件联调的测试结果表明:可通过AS模式和JTAG模式两种配置模式配置FPGA,达到使用一块AS配置芯片可配制多块FPGA的效果.较普通USB Blaster的改进之处在于精简了AS配置芯片的数量,成本和灵活性都有很大的优势.     

基于BIST的FPGA逻辑单元测试方法

给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法．实验表明,该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点．     

基于DW8051的P1口设计及FPGA实现

为提升DW8051单片机的使用体验、简化操作流程,本文在Synopsys公司提供的DW8051单片机软核的基础上,使用Verilog编程语言设计了与外设进行数据交互的I/O(Input/Output)接口,并将该I/O接口作为DW8051的一个外设挂载到MCU核的总线上,同时,在FPGA芯片上测试实现。通过该I/O接口,标准8051单片机用户可以更加方便的使用DW8051单片机,减少不必要的学习成本,降低开发难度,提高开发效率。在Altera公司的开发板上测试数据的读入和写出操作。测试结果表明,该I/O接口能正确读入数据到单片机中,单片机也能通过该I/O口写出数据,测试结果满足预期。通过使用该I/O接口,简化了DW8051的使用难度,可满足用户的基本需要。     

通信卫星转发器I/O特性地面测试的自动化测试方法研究

通信卫星转发器I/O特性主要表征转发器功放器件的线性特性和输出能力.是通信卫星转发器的重要参数之一.本文介绍了现行I/O测试方法.并将其与自动化测试相结合,实现了对测试设备的自动化控制和测试步长的智能化调节,设计并改进了一套卫星转发器I/O特性自动化测试方法.该方法已应用于现行通信卫星地面测试"-3中,并取得比较理想的测试结果.     

数字通信FPGA开发设计平台

为了适应基于FPGA的数字通信实验及数字通信专用功能模块设计的要求，提出了能在外围接口、测试模块与目标芯片I／O管肢间实现智能交换的多功能开发设计平台方案。开放设计平台有友好的人机界面；即可以通过PC下载配置数据，又可以脱机运行，有较大的实用价值。     

基于PLC及伺服控制器的自动卷绕控制设计

基于伺服控制器、可编程控制器(PLC)及触摸屏技术,完成了自动卷绕生产过程的硬件设计规划、I/O定义、电气原理图及相关程序等.采用PLC完成送料、夹紧、切断、拉断等工序的自动循环.由PLC程序判断输入设备的状态,给出正确的控制指令,然后通过定位模块输出定位脉冲给伺服驱动器,控制电机运行.采用触摸屏完成生产过程的画面监控、参数设置及指令下达等任务.最终测试结果表明,系统运行可靠,且提高了工作效率.     

Chisel构建处理器模型的功能验证方法研究

随着航空硬件设计复杂度的提高，芯片验证技术已经成为了芯片设计的难点。为了有效缩短设计流程的总体工作时间，有必要在占据设计大量时间的验证中，研究出快速寻找设计错误的方法。被测设计是兼容ARM V4指令集架构(instruction set architecture, ISA)的处理器模型ARMChisel,该处理器模型采用新型的硬件语言Chisel构建，是一个具有高复杂性的硬件设计。基于这一嵌入式处理器模型：(1)设计了支持ARM V4 ISA架构全部指令的随机指令生成器，提高了生成测试激励的速度；(2)根据新型构建语言Chisel的特点，针对被测处理器模型设计了Chisel层面初级验证、覆盖率快速验证、直接测试验证和复杂应用程序验证策略，确保达到预期的覆盖率；(3)在Chisel环境和Verilog环境中搭建了基于嵌入式处理器模型的测试平台，测试平台收集覆盖率同时能快速准确地发现错误并定位错误，提高了验证速度。采用FPGA(field programmable gute array)方法加速大型应用程序的验证，缩短了验证周期。     

基于FPGA和布尔差分的某型雷达电路故障诊断

为解决求解布尔差分异或运算量大的问题,针对高速实时数据处理的需要,提出了用现场可编程门阵列（FPGA：Field Programmable Gate Array）实现故障测试码生成的方法,并阐述了用该方法对某型机载雷达电路进行故障诊断的全过程。通过仿真结果得出,采用48 MHz的时钟,对八输入的电路生成全部测试码只需43μs,尤其是对较复杂电路,优势更为明显,为实现该雷达的快速故障诊断提供了一条新思路。     

Architecture design for reliable and reconfigurable FPGA-based GNC computer for deep space exploration

SRAM (static random access memory)-based FPGA (field programmable gate array), owing to its large capacity, high performance, and dynamical reconfiguration, has become an attractive platform for SoPC (system on programmable chip) development. However, as the configuration memory and logic memory of the SRAM-based FPGA are highly susceptible to SEUs (single-event upsets) in deep space, it is a challenge to design and implement a highly reliable FPGA-based system for spacecraft, and no practical architecture has been proposed. In this paper, a new architecture for a reliable and reconfigurable FPGAbased computer in a highly critical GNC (guidance navigation and control) system is proposed. To mitigate the effect of an SEU on the system, multi-layer reconfiguration and multi-layer TMR (triple module redundancy) techniques are proposed, with a reliable reconfigurable real-time operating system (SpaceOS) managing the system level fault tolerance of the computer in the architecture. The proposed architecture for the reconfigurable FPGA-based computer has been implemented with COTS (commercial off the shelf) FPGA and has firstly been applied to the GNC system of a circumlunar return and reentry flight vehicle. The in-orbit results show that the proposed architecture is capable of meeting the requirements of high reliability and high availability, and can provide the expressive varying functionality and runtime flexibility for an FPGA-based GNC computer in deep space.     

基于MCU的FPGA系统在线配置及实现

以Altera公司EP1C3T144C8为例,结合当前流行FPGA在线配置制方式,设计了一种基于MCU的CPLD/FPGA串行在线配置方式.MCU采用Atmel公司AT89C2051,E-2 PROM采用Microchip公司24C128,从硬件和软件详细叙述其原理与过程,实现了MCU对EP1C3T144C8配置,MCU配置FPGA速度快、稳定、可靠,系统易升级,灵活性大,保密性强,可广泛用于各种FPGA配置电路中.     

一种基于边界扫描的FPGA测试优化生成算法

在FPGA(fieldprogrammablegatearray)的故障诊断中,经常需要限定测试向量集的紧凑性指标.针对在限定紧凑性指标的前提下提高测试向量集的故障诊断能力问题,在分析了传统最小权值算法的基础上,提出了一种基于边界扫描的FPGA测试优化生成算法———最小权值优化算法.该算法要求所生成的测试向量集具备最小的权值,而且对权值最大的向量子集中的各向量施加了必须的约束条件.实验表明,最小权值优化算法能够减少征兆误判现象和征兆混淆现象,而且经过编程仿真模拟,优化后的算法的征兆混淆率要优于原有的最小权值算法,是一种实用的测试生成优化算法.     

累加器实现的时延故障单跳变测试序列生成

时延故障的内建自测试通常需要施加测试向量对,包括多跳变向量与单跳变向量。理论与实践表明,单跳变向量比多跳变向量具有更高的强健时延故障覆盖。该文提出了一种采用累加器的单跳变向量生成方案,与以往的方法相比,具有更低的硬件成本。同时,产生所有单跳变向量的时间也接近理论最小值。通过对已有累加器的复用,作为测试序列生成极大地减少了系统性能占用与硬件成本,可有效用于强健时延故障的测试序列生成。     

改进Tent混沌序列的数字电路BIST技术

针对目前数字电路规模变大,测试困难的特点,提出了一种基于改进Tent混沌序列的数字电路BIST技术.采用改进混沌Tent映射模型构建硬件电路并产生具有白噪声特性的"0-1"随机序列作为数字电路的自动测试生成图形,利用CRC特征电路分析输出响应,并得到混沌序列的测试响应特征码,通过特征码的不同来检测故障.研究表明,本文方法易于BIST技术实现,相比于普通M序列性能优越,能够得到更高的故障检测率和故障隔离率,适合于FPGA等大规模可编程逻辑电路的自动测试.     

片上网络互连线延迟故障测试方法研究

基于GALS结构的NoC节点间通常拥有较长的互连线,并且采用异步方式进行通信,对延迟匹配的要求较高。该文提出了一种内建自测试方法,完成跨时钟域互连链路的延迟测试问题。针对该方法完成了相应的测试电路以及测试矢量生成模块的设计与仿真,并在FPGA中实现该电路以验证测试电路的功能和性能。仿真与硬件验证结果都表明,所设计的测试电路以及ATPG模块能够实现NoC互连线延迟故障诊断的功能;该文的延迟故障诊断方法能够快速准确地发现互连线上存在的延迟故障。     

一种基于最优匹配的测试资源动态配置方法

自动测试系统中的测点测试大多采用面向仪器的手动配置方法,人工干预量大,测试效率很低。针对这个问题,引入了匹配系数的概念,提出了一种测点与仪器的最优匹配算法,通过相关理论和具体实例对算法的正确性和有效性进行了分析。在模型和算法的基础上,提出了一种面向信号的测试资源动态配置方法,该方法能够有效地实现并行测试,提高了测试的效率和系统的可靠性。     

用W78E58微处理器实现对EPF10K10的配置

ALTERA公司SRAM工艺的可编程器件应用广泛,但专用配置器件比较昂贵.在具有微处理器和FPGA的综合应用系统中,使用微处理器来实现对FPGA的数据配置,是一种经济实用的方法.介绍了应用微处理器W78E58来实现对EPF10K10的数据配置方法.同时,给出了对FPGA的被动串行配置的时序和具体硬件、软件的实现方法.