共查询到10条相似文献,搜索用时 31 毫秒
1.
一种10-ppm/℃低压CMOS带隙电压基准源设计 总被引:10,自引:0,他引:10
在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。 相似文献
2.
传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。 相似文献
3.
一种10-ppm/~oC低压CMOS带隙电压基准源设计 总被引:2,自引:0,他引:2
在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。 相似文献
4.
一种新型无运放CMOS带隙基准电路 总被引:1,自引:0,他引:1
介绍了带隙基准原理和常规的带隙基准电路,设计了一种新型无运放带隙基准电路。该电路利用MOS电流镜和负反馈箝位技术,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压和电源抑制比等对基准源精度的影响。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。基于0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。采用2.5V电源电压,在-40℃~125℃温度范围的温度系数为6.73×10-6/℃,电源抑制比为54.8dB,功耗仅有0.25mW。 相似文献
5.
6.
一种改进型BiCMOS带隙基准源的仿真设计 总被引:1,自引:1,他引:0
依据带隙基准原理,设计了一种基于90 nm BiCMOS工艺的改进型带隙基准源电路.该电路设置运算跨导放大器以实现低压工作,用共源-共栅MOS管提高电路的电源抑制比,并加设了新颖的启动电路.HSPICE仿真结果表明,在低于1.1 V的电源电压下,所设计的电路能稳定地工作,输出稳定的基准电压约为610 mV;在电源电压V_(DD)为1.2 v、温度27℃、频率为10 kHz以下时,电源噪声抑制比约为-45 dB;当温度为-40~120℃时,电路的温度系数约为11 × 10~(-6)℃,因此该基准源具有低工作电压、高电源抑制比、低温度系数等性能优势. 相似文献
7.
低压CMOS带隙电压基准源设计 总被引:2,自引:0,他引:2
在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。 相似文献
8.
9.
比较了传统带运算放大器的带隙基准电压源电路与采用曲率补偿技术的改进电路,设计了一种适合汽车电子使用的带隙基准电压源,该设计电路基于上海贝岭2μm 40V bipolar工艺,采用一阶曲率补偿技术,充分考虑了汽车空间有限,温差大,噪声多的环境特点,没有使用运放,避免其复杂的结构以及所引起的失调,因此降低了电路成本并改善性能,设计中还引入了启动电路,大大降低了附加功耗.用Cadence Spectre对电路仿真,结果表明,电路温度特性好,抗干扰能力强,有较高的电源抑制比(PSRR),达到预期指标. 相似文献
10.
设计一款应用于电压调整器(LDO)的带隙基准电压源。电压基准是模拟电路设计必不可缺少的一个单元模块,带隙基准电压源为LDO提供一个精确的参考电压,是LDO系统设计关键模块之一。本文设计的带隙基准电压源采用0.5μm标准的CMOS工艺实现。为了提高电压抑制性,采用了低压共源共栅的电流镜结构,并且在基准内部设计了一个运算放大器,合理的运放设计进一步提高了电源抑制性。基于Cadence的Spectre进行前仿真验证,结果表明该带隙基准电压源具有较低的变化率、较小的温漂系数和较高的电源抑制比,其对抗电源变化和温度变化特性较好。 相似文献