热处理对氧化铅红外发射率的影响

在不同温度下对氧化铅进行热处理,并对样品进行了XRD、红外光谱以及红外发射率方面的测试.结果表明:随着热处理温度的升高,样品的晶体结构产生转变,红外发射率先降低后升高,当热处理温度为400℃时最低(3～5μm波段为0.08,8～14μm波段为0.58).经分析后认为热处理后氧化铅的发射率变化是由于其微观晶体结构转变产生的品格振动的变化引起的,当氧化铅晶体结构致密、间隙率小时,红外发射率较低.     

MnO_2-CoO-CuO高温红外辐射材料的研究

研究了热处理温度对MnO_2-CoO-CuO材料辐射特性的影响。热处理温度不同,产物中晶相(Co_xMn_(1-x))(Co_yMn_(1-y))_2O_4中x和y的变化及晶相生成量的变化相当于杂质效应,使其在3μm左右的辐射带发生变化,并与极性振动的非谐效应共同作用,使全发射率提高。实验结果表明,在1145℃下进行热处理可使样品的发射率达0.9以上。     

热处理对氧化铈粉体3～5μm波段红外发射率的影响

在600℃以内,氧化铈粉体在3～5 μm波段的红外发射率随着测试温度的升高而降低.通过设计关于热处理的正交实验和单因素实验,发现采用以4℃/min的升温速率升至1300℃保温4h后,氧化铈粉体在常温下的发射率最低,可降至0.37;测试温度升至600℃时,发射率则可降至0.3,可以考虑作为发动机用红外低发射率耐高温涂层的...     

战斗机3～5μm波段红外特征空间分布及低发射率材料隐身效果分析

对典型战斗机在3～5μm波段范围内的红外辐射强度空间分布进行了数值计算,研究了红外搜索跟踪系统对目标的探测距离计算方法,考虑了大气透过率的影响,并分析了采用低发射率材料后战斗机的隐身效果.红外辐射特征的计算采用自开发软件NuAA-IR进行,探测距离的计算通过自编程完成,计算结果表明采用低发射率材料后战斗机在3～5μm波...     

EPDM基涂层在8～14μm波段红外低发射率的研究

以三元乙丙橡胶(EPDM)为粘合剂,通过优化填料的种类、用量和形貌制备了在8～14 μm波段红外发射率为0.14的EPDM/Cu、EPDM/SS涂层.分别对涂层进行红外发射率、反射率、导电率测试,并采用红外吸收光谱(IR)、扫描电镜(SEM)对其进行结构、形貌表征,从涂层反射、电导率、化学结构、微观形貌等角度分析了涂层低发射率的形成机理.对低发射率涂层样品进行耐温性、附着力,硬度等测试表明该涂层的工程应用性能优良.     

基于0.13μm工艺的1.5V低功耗MOSFET器件设计

针对0.13μm工艺常规MOSFET器件的制备流程进行了分析,提出了低功耗工艺改善方法,并针对优化工艺条件下的器件进行TCAD仿真,设计并进行了完整的DOE实验及样品性能测试。测试结果表明,通过调整轻掺杂漏区(LDD)的离子注入条件,冠状离子注入区的角度、浓度以及沟道阀值电压离子注入区浓度等一系列方法,实现了0.13μm工艺1.5 V MOSFET器件关断条件下漏电流低于1 pA/μm。     

0.15μm低压CMOS工艺技术改进

0.15μm低压CMOS制程是一种前段采用0.13μm标准工艺,后段采用0.15μm标准工艺的特殊制程.该制程制造的电路具有运行速度快、电源功耗低、器件集成度高等特点,非常适合我国目前的设计水平和市场应用.但是这种特殊制程的工艺稳定性和兼容性相对较差,最突出的问题就是前段的漏电流较大;同时该制程对晶圆边缘区域与中央区域的线宽一致性提出了更高的要求.介绍了一种通过改进窄沟道氧化物隔离层的制造工艺方法,来降低漏电流,并通过调整晶圆的曝光方式来提高晶圆边缘区域的良率.     

部分耗尽0.8μm SOI CMOS工艺P+源漏电阻实验设计

文章对部分耗尽0.8μm SOI CMOS工艺源漏电阻产生影响的四个主要因素采用二水平全因子实验设计[1],分析结果表明在注入能量、剂量、束流和硅膜厚度因素中,硅膜厚度显著影响P+源漏电阻,当顶层硅膜厚度充分时,P+源漏电阻工艺窗口大。实验指出注入能量未处于合理的范围,导致源漏电阻工艺窗口不足,影响0.8μm SOI工艺成品率。通过实验优化后部分耗尽0.8μm SOI CMOS工艺P+源漏电阻达到小于200Ω/□,工艺能力显著提高到Ppk>2.01水平,充分满足部分耗尽0.8μm SOICMOS工艺P+源漏电阻需求。     

龙门式电镀线生产75μm/75μm线镀铜均匀性探究

主要阐述我司通过对佳辉龙门式电镀线进行电镀均匀性的改善和研究,达到可以生产75μm/75μm线的工艺制作能力,以及使用龙门式电镀线制作75μm/75μm线镀铜均匀性控制要点、工艺能力维护等,为我司生产精细线路的产品提供一定的参考和制作依据。     

0.5μm光刻的方法

为了研究获得0.5μm光刻的方法,用高数值孔径(N.A.)透镜,采用多层和反差增强层的抗蚀工艺以及用激励物激光的远紫外分步机进行了实验。0.6N.A.透镜适用于g-线,视场尺寸为5× 5mm。由于高倾斜照射无影响而焦距景深为1.25μm,单层抗蚀曝光显露出不良好的0.6μm线宽/间隔(L/s)刻面。采用玻璃自转的多层抗蚀剂和反差增强层及使用大N.A.透镜改善分辨率为0.5μm。因为大数值孔径独自不能达到0.5μm,并因大视场、大N.A.透镜难以制造,用中等N.A.和大视场的i-线透镜似乎是更好的方法。作为一个较高级的实验,用N.A.=0.37的消色差石英/萤石透镜的KrF激发物激光分步机没有出现斑纹的影响。而在k=0.5时,在PMMA中产生了0.35μmL/s。由于远紫外的吸收,使用MP2400光致抗蚀剂的分辨率只有0.4μm。这表明对实用的远紫外光致抗蚀剂还需要作更多的工作。     

一种在8—12μm波段高发射率涂料的研制

影响目标红外辐射亮度有两个因素：表面温度和发射率。运用涂料是改变发射率的一种简单可行的方法，使用不同发射率的涂料能够灵活有效地使目标热变形，达到隐身的目的。我们研制的一种高发射率涂料（ＦＨ９４－１型）由粘合剂、着色染料、填加剂配制而成。用红外光谱仪测得该涂料在８￣１２μｍ波段有较强吸收特性，这种吸收特性主要来自填加剂。使用ＡＧＥＭＡ９００热像仪，测得８￣１２μｍ波段法向平均发射率εｎ等于０．９２。     

25μm Au丝引线键合正交试验研究

通过分析键合工艺参数,为25μm Au丝引线键合的应用提供实验依据。采用正交试验法对键合工艺参数进行试验研究。起决定性作用的是因素间的交互作用和劈刀的安装长度,其次为压力、超声功率、超声时间、热台温度、劈刀温度。各因素影响力大小为A>B>F>C>D>E,较优工艺方案为A_2B_2C_1D_2E_1F_1,回归模型为Y=13.124+0.731A-0.393B-0.057C+0.022D+0.013F。除以上主要影响因素,Au丝弧度也是需要考虑的。给进一步研究引线键合提供重要依据。     

一种在8—12μm波段高发射率涂料的研制

影响目标红外辐射亮度有两个因素：表面温度和发射率。运用涂料是改变发射率的一种简单可行的方法，使用不同发射率的涂料能够灵活有效地使目标热变形，达到隐身的目的。我们研制的一种高发射率涂料（ＦＨ９４－１型）由粘合剂、着色染料、填加剂配制而成。用红外光谱仪测得该涂料在８￣１２μｍ波段有较强吸收特性，这种吸收特性主要来自填加剂。使用ＡＧＥＭＡ９００热像仪，测得８￣１２μｍ波段法向平均发射率εｎ等于０．９２。     

0.35μm CMOS多晶硅栅刻蚀工艺研究

本文主要研究0.35μm CMOS多晶硅栅刻蚀工艺中“硅LOSS”及“T腰”问题的形成机理.在不改变产品工艺流程的前提下,对多晶硅栅刻蚀工艺进行优化,提出“两步ME法”优化了刻蚀形貌,改善了硅LOSS、T腰的问题.满足0.35μm CMOS多晶形貌及工艺要求,具有一定的理论指导和实际意义.     

≥60μm厚孔铜产品制作工艺研究

文章主要针对一种厚孔铜(≥60μm)产品的制作工艺进行研究,如何在将孔铜控制至≥60μm以上,而电镀面铜能有效控制在60μm以下,并进行顺利制作出精细线路。本次主要采用了全板加成、局部加成、全板加成+局部加成三种工艺分别进行试验测试评估,最终采用全板加成+局部加成相结合的工艺方法最佳,产品质量及可靠性均符合产品要求。     

0.13μm工艺与248nm KrF光刻机

ITRS规划2001年实现0.13μm工艺.实际上2001年0.13μm工艺已达量产.0.13μm工艺包括248nm光刻技术、高k绝缘材料、低k绝缘材料和铜互连技术等新技术.248nm光刻技术是实现0.13μm工艺达到量产的最关键技术,为此,必须采用248nmKrFstepper(准分子激光扫描分步投影光刻机).     

超厚铜(343μm)PCB的制作工艺探讨

随着电子技术的不断发展,PCB上集成的功能元件数越来越多,对线路的电流导通能力和承载能力的要求越来越高,线路板的铜厚会越来越厚,而能够提供大电流和将电源集成的超厚铜(343μm及以上)印制电路板将逐渐成为今后线路板行业发展的一个趋势,在未来的电子领域中前景广阔。本文主要针对343μm超厚铜箔PCB的制作工艺进行研究,采用逐层叠加的方法,以铜厚137.2μm的底铜板料制成了成品铜厚达到μm的印制电路板,文章分析和讨论了几种制作工艺的可行性,同时对影响超厚铜箔印制板质量的关键工艺控制点进行了研究,通过改进和优化,进而找出了理想的工艺路线和工艺条件。     

0.5μm SOI CMOS器件和电路

研究了 0 .5μm SOI CMOS器件和电路 ,开发出成套的 0 .5μm SOI CMOS工艺 .经过工艺投片 ,获得了性能良好的器件和电路 ,其中当工作电压为 3V时 ,0 .5μm 10 1级环振单级延迟为 42 ps.同时 ,对部分耗尽 SOI器件特性 ,如“浮体”效应、“kink”效应和反常亚阈值特性进行了讨论     

0.5μm SOI CMOS器件和电路

研究了0.5μm SOI CMOS器件和电路,开发出成套的0.5μm SOI CMOS工艺.经过工艺投片,获得了性能良好的器件和电路,其中当工作电压为3V时,0.5μm 101级环振单级延迟为42ps.同时,对部分耗尽SOI器件特性,如“浮体”效应、“kink”效应和反常亚阈值特性进行了讨论.     

1μm宽硅深槽刻蚀技术

介绍了硅深槽刻蚀的基本原理和影响刻蚀效果的几个主要工艺因素。提出了一种实现１μｍ宽的硅深槽刻蚀工艺途径；并给出了１μｍ宽、８μｍ深、侧壁及底部光洁的硅深槽刻蚀工艺条件。