SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

表面预处理对HfO2栅介质MOS器件漏电特性的影响

采用反应磁控溅射方法,在Si衬底上制备了不同表面预处理和不同后退火处理的HfO2栅介质MOS电容。测量了器件的C-V和I-V特性,并进行了高场应力实验。器件的界面特性和栅极漏电机理分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的主要因素。采用新颖的O2 CHCl3(TCE)表面预处理工艺,可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。     

SiC MOSFET栅极电参数退化机理及耦合关系

栅极一直是SiC MOSFET可靠性研究的重点,栅极老化过程中电参数之间的耦合关系对栅极可靠性研究有至关重要的作用。为此,搭建了能够同时监测阈值电压和栅极漏电流的高温栅偏(HTGB)试验平台。研究了HTGB下阈值电压和漏电流的退化趋势和影响,基于氧化层注入电荷量深入分析了两者之间的耦合关系。结果表明,热应力对载流子隧穿影响较为明显,对陷阱捕获的载流子影响相对较小,而场强则对两者均具有显著的影响。此外,提出了减小阈值电压漂移对SiC MOSFET均流特性影响的方法,指出了栅极漏电流下降现象的本质是栅极陷阱充电,并给出了栅极老化过程中漏电流失效基准值选取的方法。该研究结果为深入理解SiC MOSFET的栅极失效机理提供了理论指导。     

表面预处理对Ge MOS电容特性的影响

通过不同气体(NO、N2O、NH3)对Ge衬底进行表面预处理,生长GeOxNy界面层,然后采用反应磁控溅射方法生长HfTiO薄膜,制备HfTiO/GeOxNy叠层高k栅介质Ge MOS电容,研究表面预处理对界面层以及界面层对器件性能的影响.隧穿电子扫描电镜(TEM)、栅电容-电压(C-V)栅极漏电流-电压(J-V)的测量结果表明,湿NO表面预处理能生长高质量的界面层,降低界面态密度,抑制MOS电容的栅极漏电流密度.施加高场应力后,湿NO表面预处理样品的平带漂移及漏电流增加最小,表示器件的可靠性得到有效增强.     

基于DCIV法对pMOSFET热载流子损伤的研究

利用新型的直流电流电压(DCIV)法研究了热载流子应力下的亚微米pMOSFET的氧化层陷阱电荷和表面态产生行为,并对热载流子应力下pMOSFET的阈值电压和线性区漏端电流的退化机制做出了物理解释.实验发现在栅极电压较高的热载流子应力条件下,热载流子引发表面态密度随时间变化的两个阶段:第一阶段,电负性的氧化层陷阱电荷起主导作用,使线性区漏端电流随时间增加;第二阶段,表面态逐渐起主导作用,导致线性电流随时间逐渐减小.     

基于表面势的N沟4H-SiC MOSFET I-V特性解析模型

报道了一种适于模拟 n沟 4H-Si C MOSFET直流 I-V特性的整体模型。该模型充分考虑了常温下 Si C中杂质不完全离化以及界面态电荷在禁带中不均匀分布的影响 ,通过解析求解泊松方程以及牛顿 -拉夫森迭代计算表面势 ,得到了表面电场以及表面势的分布 ,并以此为基础采用薄层电荷近似 ,计入栅压引起的载流子迁移率退化效应 ,导出了可用于所有器件工作区的统一漏电流解析表达式。当漏偏压为 1 0 V,栅压为 1 2 V时 ,模拟得到的饱和漏电流接近 40 m A。计算结果与实验值符合较好。     

干法刻蚀和氢等离子体处理制备增强型p-GaN栅AlGaN/GaN HEMT特性

增强型p-GaN栅AlGaN/GaN高电子迁移率晶体管(HEMT)的栅与源漏之间的沟道特性对器件性能具有重要的影响.在同一晶圆衬底上,采用干法刻蚀和氢等离子体处理栅与源、漏之间的p-GaN,制备增强型p-GaN栅AlGaN/GaN HEMT.对器件静态、动态特性和栅极漏电特性进行研究,采用两种方法制备的器件均具有较高的击穿电压(＞850 V@10 μA/mm).通过氢等离子体处理制备的器件的方块电阻较大,导致输出电流密度较低,在动态特性和栅极漏电方面具有明显的优势,氢等离子体处理技术提高了界面态的缺陷激活能,从而实现了较低的栅极反向漏电.     

栅极面积和ESD结构对AlGaN/GaN MIS-HEMTs中LPCVD-SiNx栅介质TDDB特性的影响

基于CMOS兼容性GaN工艺,研制出具有低压化学气相沉积SiNx栅介质的硅基AlGaN/GaN异质结金属-绝缘层-半导体高电子迁移率晶体管(MIS-HEMTs)器件。通过威布尔统计分析,研究了栅介质面积和静电释放(ESD)结构对SiNx的经时击穿(TDDB)特性的影响。结果表明,较小的栅介质面积有利于更长的器件寿命,而ESD保护结构有利于提升器件栅介质在高电压应力下的可靠性和稳定性,主要原因为SBD的寄生电容可有效吸收电脉冲感应在介质薄膜中产生的电荷。最后,通过线性E模型预测具有35 nm厚LPCVD-SiNx栅介质的AlGaN/GaN MIS-HEMTs在栅极电压为13 V条件下的击穿寿命可达20年(0.01%,T=25℃)。     

互补型对称金属-氧化物-半导体集成电路

简单回顾一下金属—氧化物—半导体(以下简称“MOS”)绝缘栅场效应晶体管的一些基本特点。这些器件包含扩散在硅衬底上的两个电极(源和漏)。源和漏由有限的空间分离开,所以形成了一个多数载流子传导沟道。金属栅做在沟道之上并与之绝缘。 n型沟道器件一般在漏电源电位(V_(dd))、源和衬底地电位(V_(ss))下工作。如果给栅加上正电位,则在栅极和衬底之间产生一电场。由于电场必须终止在电荷上,电子通过衬底并且随     

化合物半导体

无应力和应力超薄栅氧化物中直接隧道效应电流用的物理模型试验研究(见0102016)采用多晶硅和多晶 Si_(0.7)Ge_(0.3)栅材料的 p~+栅 MOS 电容器的少效载流子隧道效应和应力感应漏泄电流(见0102015)软、硬击穿说明及其面积定标意义(见0102013)超薄二氧化硅中时间相关介质击穿用的相容模型(见0102012)Weibull 击穿分布的非线性特性及其对超薄氧化物可靠性投影的影响(见0102011)2000年 IEEE 国际磷化铟与相关材料会议录(见0101967)     

关态应力下 P- MOSFETs的退化

研究了沟长从 0 .5 2 5 μm到 1.0 2 5 μm9nm厚的 P- MOSFETs在关态应力 ( Vgs=0 ,Vds<0 )下的热载流子效应 .讨论了开态和关态应力 .结果发现由于在漏端附近存在电荷注入 ,关态漏电流在较高的应力后会减小 .但是低场应力后关态漏电流会增加 ,这是由于新生界面态的作用 .结果还发现开态饱和电流和阈值电压在关态应力后变化很明显 ,这是由于栅漏交叠处的电荷注入和应力产生的界面态的影响 .Idsat的退化可以用函数栅电流 ( Ig)乘以注入的栅氧化层电荷数 ( Qinj)的幂函数表达 .最后给出了基于 Idsat退化的寿命预测模型     

退火气氛对Ge MOS电容电特性的影响

采用反应磁控溅射法在Ge衬底上制备了HfTiO高介电常数k栅介质薄膜,研究了不同气体(N2、NO、N2O)淀积后退火对Ge金属-氧化物-半导体(MOS)电容性能的影响.透射电子显微镜和电特性测量表明,湿N2退火能有效抑制界面层的生长,提高界面质量,改善栅极漏电流特性,从而得到最优的器件性能,即Al/HfTiO/n-Ge MOS电容的栅介质等效氧化物厚0.81 nm,k=34.5,带隙中央界面态密度为2.4×1011cm-2·eV-1,1 V栅偏压下的栅极漏电流为2.71×10-4A·cm-2.     

SOI基栅控横向PIN蓝紫光探测器温度特性研究

通过模型构建、数值计算和软件模拟,对绝缘衬底上的硅(SOI)基栅控横向P-I-N(通用结构)蓝紫光探测器在-25～75℃的电流-电压(I-V)特性进行研究。构建温度对栅极电压影响的解析模型,通过数值计算与软件模拟,验证模型的有效性。利用SILVACO软件中的ATLAS模块对不同温度下的沟道表面电子浓度、光电流、暗电流、信噪比(SNR)等特性进行模拟仿真。结果表明,沟道表面电子浓度和暗电流随温度的升高而增大,温度对光电流的影响不明显,信噪比随温度的升高而减小,在温度T=-25℃,栅极电压为1.44V时,SNR达到最大值6.11×10~5;在T=75℃,栅极电压为2V时,SNR达到最小值为1.064×10~3。     

关态应力下P-MOSFETs的退化

研究了沟长从0.525μm到1.025μm 9nm厚的P-MOSFETs在关态应力(Vgs＝0,Vds＜0)下的热载流子效应．讨论了开态和关态应力．结果发现由于在漏端附近存在电荷注入,关态漏电流在较高的应力后会减小．但是低场应力后关态漏电流会增加,这是由于新生界面态的作用．结果还发现开态饱和电流和阈值电压在关态应力后变化很明显,这是由于栅漏交叠处的电荷注入和应力产生的界面态的影响．Idsat的退化可以用函数栅电流（Iｇ）乘以注入的栅氧化层电荷数（Qinj）的幂函数表达．最后给出了基于Idsat退化的寿命预测模型．     

MFMIS铁电场效晶体管的制备及存储特性

在磁控溅射法制备Pb(Zr0.52Ti0.48)O3(PZT)铁电薄膜的基础上,结合半导体工艺制备了金属/铁电/金属/绝缘层/Si衬底(MFMIS)结构的铁电场效应晶体管。器件的顺时针电容-电压(C-V)特性曲线和逆时针漏电流-栅电压(Id-Vg)特性曲线表明,n沟道PZT铁电场效应晶体管具有明显的栅极化调制效应和极化存储性能,且在-5~ 5 V的电压下存储窗口为2 V。     

漏雪崩应力下热载流子注入引起的MOSFET退变特性研究

本文对亚微米MOSFET在漏雪崩恒流应力(DAS)条件下热载流子注入引起的退变现象做了实验研究。实验结果表明:在一般的恒流应力条件下,栅氧化层中由空穴注入形成的空穴陷阱电荷对器件特性起主要影响作用。恒流应力过程中,任何附加的电子注入都可使器件退变特性发生明显变化,实验结果还证实,漏雪崩应力期间形成的空穴陷阱电荷可明显降低器件栅氧化层的介质击穿特性。     

纳米双栅MOSFET栅极漏电流的二维量子模拟(英文)

基于非平衡格林函数(NEGF)的量子输运理论框架,对双栅MOSFET进行了二维实空间数值模拟。在对表征载流子电势的泊松方程自洽求解后,感兴趣的物理量(如亚阈值摆幅、漏致势垒下降、载流子密度、电流密度等)可以被求得,观察了由栅极注入效应导致的二维电荷分布,并对不同电介质材料对栅极漏电流的影响进行了研究。此外,还通过调整电介质参数并进行比较的方法,研究了电介质的有效质量、介电常数、导带偏移对栅极漏电流的影响。该模拟方法为双栅MOSFET中载流子自栅极的注入提供了良好的物理图景,对器件特性的分析和比较有助于栅氧层高k电介质材料的选取。     

0.25 μm栅长GaAs pHEMT栅极高温及关态应力退化机理

GaAs赝配高电子迁移率晶体管(pHEMT)的关态栅极漏电流取决于温度与电应力环境。研究了高温与电应力对0.25 μm GaAs pHEMT肖特基特性的影响。该pHEMT的反向偏置栅极漏电流主要受陷阱辅助发射机制和隧穿电流机制的影响。建立模型,对不同温度下栅极漏电流曲线进行拟合,结果表明,栅极漏电流在常温下由隧穿电流机制主导,在高温下由陷阱辅助发射机制主导。在高温关态应力下对栅极漏电流随应力时间变化的过程进行表征,从时间层面再次验证了两种机制在不同温度下发生转变的过程。     

0.1μmSOI槽栅CMOS特性仿真

基于SOI技术对器件特性的良好改善和槽栅MOS器件在深亚微米领域抑制短沟道效应和抗热载流子效应方面的显著优势,对SOI槽栅CMOS器件在0.1 μm尺寸下的电学特性进行了模拟仿真,仿真结果表明,基于SOI衬底的槽栅CMOS器件除了拥有槽栅器件独特优势之外,还很好地抑制了栅极漏电和阈值偏高等体硅槽栅MOS所具有的特性缺陷,得到了更加理想的实验结果.     

不同温度退火的HfTiON栅介质MOS电容电特性研究

在N2/O2气氛中,使用Ti、Hf靶共反应溅射在衬底Si上淀积一种新型栅介质材料HfTiON,随后分别在N2气氛中600°C和800°C退火2min。电容电压(C-V)特性和栅极漏电流特性测试结果表明,800°C快速热退火(RTA)样品表现出更低的界面态密度、更低的氧化物电荷密度和更好的器件可靠性,这是由于在800°C下的RTA能有效地消除溅射生长过程中导致的损伤,形成高质量、高可靠性的介质/Si界面。