Acte CEO:功耗成为便携式产品设计第一要素

FPGA供应商中,Actel对便携式和消费电子市场情有独钟,几年来默默耕耘,产品不断推陈出新.尽管很多业内人士对Actel坚守0.13μm工艺抱有质疑,但是Actel却认为在静态功耗和动态功耗之间的理想平衡点目前仍然在0.13μm这一工艺等级.从他们推出的产品来看,至少0.13μm工艺并未拖功耗的后腿,新产品已经将功耗降至2μW     

Actel推出nano版本FPGA开辟便携式消费品市场

在追求更高工艺、更多性能的FPGA浪潮中,Actel公司坚守功耗最低的0.13μm制造工艺,避免与竞争对手的直接冲突。其器件中很少集成DSP、软核等高端应用的功能,致力于以低利润开辟低功耗、低成本、小尺寸的消费类电子市     

挑战功耗：低功耗ASIC设计技术

截止不久以前,低功耗数字IC设计一直是专家或专业IC设计者的领地.但是,大多数IC设计工程师今后都必须学习各种低功耗设计技术,因为越来越多的ASIC和SoC(单片系统)将采用0.13μm及0.13μm以下工艺.在0.13μm工艺时,代工厂开始在硅工艺中采用新的技术和材料如低k介质和铜以便提高设计的性能.采用更小的工艺尺寸、可比例缩放的阈值以及不可比例缩放的电压,能制造出更小、更快的IC,但也带来了一个很麻烦的副作用:泄漏,或静态功耗.     

Actel FPGA消费电子市场辟蹊径

1985年,FPGA器件供应商Actel诞生了,此后其一直是美国军方的合作伙伴.2005年,Actel推出首个混合信号FPGA Fusion可编程系统芯片.一年后,Actel又推出IGLOO FPGA,功耗仅5μW,被业界称为功耗最低的FPGA.     

0.13μm工艺与248nm KrF光刻机

ITRS规划2001年实现0.13μm工艺.实际上2001年0.13μm工艺已达量产.0.13μm工艺包括248nm光刻技术、高k绝缘材料、低k绝缘材料和铜互连技术等新技术.248nm光刻技术是实现0.13μm工艺达到量产的最关键技术,为此,必须采用248nmKrFstepper(准分子激光扫描分步投影光刻机).     

Actel提升Libera IDE性能,针对其低功耗FPGA系列

2006年9月,Actel推出低功耗的FPGA—IGLOO系列.这个以Flash(闪存)为基础的产品系列的静态功耗为5μW,是当时最接近竞争产品功耗的1／4;与目前领先的PLD产品比较,可延长便携式应用的电池寿命达5倍,可以取代ASIC和CPLD(复杂可编程逻辑器件)在便携式产品中的应用.     

高性能微处理器中一种改进的高扇入多米诺电路设计与实现

设计实现了一种改进的高扇入多米诺电路结构.该电路的nMOS下拉网络分为多个块,有效降低了动态节点的电容,同时每一块只需要一个小尺寸的保持管.由于省去了标准多米诺逻辑中的尾管,有效地提升了该电路的性能.在0.13μm工艺下对该结构实现的一个64位或门进行模拟,延迟为63.9ps,功耗为32.4μw,面积为115μm2.与组合多米诺逻辑相比,延迟和功耗分别降低了55%和38%.     

高性能微处理器中一种改进的高扇入多米诺电路设计与实现

设计实现了一种改进的高扇入多米诺电路结构. 该电路的nMOS下拉网络分为多个块,有效降低了动态节点的电容,同时每一块只需要一个小尺寸的保持管. 由于省去了标准多米诺逻辑中的尾管,有效地提升了该电路的性能. 在0.13μm工艺下对该结构实现的一个64位或门进行模拟,延迟为63.9ps,功耗为32.4μW,面积为115μm2. 与组合多米诺逻辑相比,延迟和功耗分别降低了55%和38%.     

一种0.13μm混合信号CMOS高速USB 2.0收发器

研制了一种采用0.13μm混合信号CMOS工艺的高速USB 2.0收发器.为适应工艺和系统指标的要求,改进了高速电流模式差分比较器,带跳变窗口使能逻辑鉴相器和模拟连续调整共模反馈电路等电路模块的设计.电路在SMIC流片后经测试,结果表明预期功能均得以实现,发送数据抖动(方均根)小于53ps,接收误码率小于10-12,电源电压为1.2V,功耗为42.5mW,芯片面积为900μm×700μm.     

低功耗FPGA成为便携产品应用理想选择

由于便携式产品的生命周期短及市场竞争激烈,设计人员必需对其不断增加新的功能和复杂性,但又不能耗用更多的电池能量。为了满足便携式产品对功耗的严苛要求,Actel公司最近推出了低功耗的现场可编程门阵列(FPGA)——IGLOO系列产品。据Actel公司亚太区总经理赖炫州介绍,以Flash为基础的IGLOO系列产品的静态功耗仅为5μW,是最接近竞争产品(19.8μW)功耗的四分之一;与目前领先的PLD产品比较,可延长便携式应用的电池寿命达5倍。赖炫州说,ActelIGLOO是目前唯一支持1.2V电压的低功耗FPGA解决方案,它的最大特点是,具有多种功率模式以…     

一种0.13μm混合信号CMOS高速USB 2.0收发器

研制了一种采用0.13μm混合信号CMOS工艺的高速USB 2.0收发器.为适应工艺和系统指标的要求,改进了高速电流模式差分比较器,带跳变窗口使能逻辑鉴相器和模拟连续调整共模反馈电路等电路模块的设计.电路在SMIC流片后经测试,结果表明预期功能均得以实现,发送数据抖动(方均根)小于53ps,接收误码率小于10-12,电源电压为1.2V,功耗为42.5mW,芯片面积为900μm×700μm.     

基于低功耗ASIP的循环缓存的设计

针对ASIP处理器的低功耗设计要求,提出了多段式的循环缓存结构.该结构与原有的循环缓存结构相比,提高了缓存存储器的利用率.本设计通过减少对主存储器的读操作和缓存存储器的写操作的方式来降低程序存储器的功耗.在SMIC的0.13μm工艺条件下,将该结构应用于助听器处理器中,并进行功耗验证.分析表明,该方法以较小的面积开销,最高可将存储器的功耗降低大约50%,有效的降低程序存储器的功耗.     

O.13μm工艺与248nm KrF光刻机

ITRS规划2001年实现0.13μm工艺。实际上2001年O.13μm工艺已达量产。0.13μm工艺包括248nm光刻技术、高k绝缘材料、低k绝缘材料和铜互连技术等新技术。248nm光刻技术是实现0.13μm工艺达到量产的最关键技术,为此,必须采用248nmKrFstepper(准分子激光扫描分步投影光刻机)。     

0.15μm低压CMOS工艺技术改进

0.15μm低压CMOS制程是一种前段采用0.13μm标准工艺,后段采用0.15μm标准工艺的特殊制程.该制程制造的电路具有运行速度快、电源功耗低、器件集成度高等特点,非常适合我国目前的设计水平和市场应用.但是这种特殊制程的工艺稳定性和兼容性相对较差,最突出的问题就是前段的漏电流较大;同时该制程对晶圆边缘区域与中央区域的线宽一致性提出了更高的要求.介绍了一种通过改进窄沟道氧化物隔离层的制造工艺方法,来降低漏电流,并通过调整晶圆的曝光方式来提高晶圆边缘区域的良率.     

飞利浦半导体变身NXP

便携式产品向来对功耗要求十分苛刻,而且其生命周期越来越短,设计人员必须不断增加新的功能和复杂性,但却不能耗用更多的电池能量.面对苛刻的功耗要求,Actel公司推出了适合便携式产品应用的IGLOO系列FPGA.     

Actel FPGA三种功率模式优化功耗

便携式产品向来对功耗要求十分苛刻,而且其生命周期越来越短,设计人员必须不断增加新的功能和复杂性,但却不能耗用更多的电池能量.面对苛刻的功耗要求,Actel公司推出了适合便携式产品应用的IGLOO系列FPGA.     

一种低功耗的混合谐振时钟分布机制

提出了一种低功耗的混合谐振时钟分布机制,通过改进的旋转行波振荡器产生和分布方波形全局时钟信号,采用基于片上变压器的谐振电路产生局部谐振时钟信号.在SMIC 0.13μm CMOS工艺下,对目标频率为1 91GHz的混合时钟网络进行了设计和仿真,能够显著降低时钟系统功耗.     

低功耗流水线ADC中多阈值比较器的设计

采用IBM 0.13 μm CMOS工艺,设计了适用于80 MS/s流水线结构A/D转换器的比较器.电路使用全差分动态锁存结构,在Lewis-Gray结构的基础上,保留比较器阈值和输入差分管尺寸之间的线性比例关系,改进复位和输出电路结构,降低了设计复杂度和功耗,减小了面积.通过细致的版图考虑,实现了7种不同阈值电压的比较器,失调小于13 mV,最大面积为25μm×13μm,最高工作频率达500 MHz;80 MS/s工作时,功耗最大仅为63 μW,低于Lewis-Gray结构的比较器.     

一种用于1V助听器的低功耗增益控制系统

文中提出了一种用于助听器的低功耗增益控制系统.与传统增益控制系统相比,利用两个MRC电路模块同时实现了自动增益控制和指数增益控制功能,有效地降低了系统功耗.同时为了解决传统设计方法在声音压缩工作状态下功耗增加的问题,提出了一种高效增益控制电路,实现了系统从非压缩状态转到压缩状态时,系统功耗的显著降低.该系统在特许半导体公司0.13μm标准CMOS工艺下流片实现,芯片在1V电源电压下的测试结果表明,芯片的功耗控制在45μW以内,且在600mVp-p输出摆幅下的总谐波失真仅为0.3%.     

移动数字电视调谐芯片中I2C接口电路设计

采用TSMC 0.13μm CMOS工艺,对多模多频段移动数字电视调谐芯片内I2C接口电路进行设计和验证.采用数字集成电路设计流程,详细验证接口电路的时序.布局布线后得到较为理想的版图面积与功耗.版图后仿真结果表明,在100 MHz时钟下,电路满足I2C协议的时序要求,可广泛应用于移动数字电视调谐芯片中.