具有数字化可编程中心频率的VCO

图1所示的电路为窄带电压控制振荡器(VCO),其数字化可编程中心频率比率大于2:1。利用这种中心频率比率(F_(HIGH)/F_(LOW))大于2:1的VCO,通过简单的二进制除法,就能得到任何输出频率。VCO具有极高的频谱纯度,当使用高性能ECL时,典型的性能可大于230MHz。并且几乎能够瞬时启动和瞬时停止振荡。     

一种具有上电启动功能的差分环形压控振荡器

设计了一种具有上电启动功能的差分环形压控振荡器(VCO),该电路可作为时钟产生模块应用于SoC中的高速锁相环(PLL)。该VCO采用全差分延迟结构,可更好地抑制来自电源的共模噪声。增加了使控制电压变化可控的上电启动电路,便于控制PLL中环路开启次序,缩短PLL锁定时间,为延迟单元提供适当的初始偏置和起振条件。基于GF 28 nm标准CMOS工艺进行电路设计、仿真和版图设计。仿真结果表明,该VCO具有良好的起振可靠性和稳定性,输出频率调谐范围为0.65~3.9 GHz。在1 V电源电压、1.625 GHz中心频率时,相位噪声为-80.44 dBc/Hz@1 MHz,功耗为6.6 mW。应用该VCO的PLL的测试结果表明,锁定时间为1.6 μs,频率调谐范围和锁定时间均优于对比文献。     

1.8 V低相位噪声全集成LC压控振荡器的设计

介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。     

一种简易微波VCO的设计*

描述了一种高性能简易微波VCO器件的设计和实验。该器件基于负阻原理设计,利用微波FET和变容二极管等分立元件制作,具有高性价比的特点。设计过程中利用ADS软件进行电路的匹配和优化,通过合适的外电路设计对变容二极管VCO的调频线性度进行改善,同时,降低了VCO的相位噪声。实际电路的测试结果表明,当该VCO的中心频率为4.3GHz时,其调谐范围大于200MHz,输出功率大于5.2dBm,相位噪声优于-112dBc/Hz@1MHz和-83dBc/Hz@100kHz。     

一种高性能全差分双环路VCO的设计

设计了一种基于SMIC 0.18μm RF 1P6MCMOS工艺的高性能全差分环形压控振荡器(ring-VCO),采用双环连接方式,并运用交叉耦合正反馈来提高性能。在1.8V电源电压下对电路进行仿真,结果表明:1)中心频率为500MHz的环形VCO频率调谐范围为341～658MHz,增益最大值Kvco为-278.8MHz/V,谐振在500MHz下VCO的相位噪声为-104dBc/Hz@1MHz,功耗为22mW;2)中心频率为2.5GHz的环形VCO频率调谐范围为2.27～2.79GHz,增益最大值Kvco为-514.6MHz/V,谐振在2.5GHz下VCO的相位噪声为-98dBc/Hz@1MHz,功耗为32mW。该VCO适用于低压电路、高精度锁相环等。     

双模式复数滤波器电路设计

采用0.18μm CMOS工艺,实现了一款中心频率和带宽可调节的OTA-C复数滤波器.通过设置控制字,可以控制复数滤波器的带宽和中心频率,形成窄带和宽带两种模式.滤波器的带宽设计为5 MHz和25 MHz,中心频率分别为4 MHz和15.4 MHz.窄带滤波器镜像抑制大于30dB(测试),宽带滤波器镜像抑制大于40 dB(仿真).设计中,采用了基于VCO锁相环结构的片上频率修正电路.滤波器消耗的总电流分别为1.7 mA和2.5 mA.仿真结果与测试结果非常吻合.     

面向配网运行状态在线监测的VCO设计

文中提出了一种新型的5.17GHz CMOS压控振荡器(VCO),该VCO采用提高品质因子Q的电容反馈技术。该VCO能够在不需要额外衬底偏置电压的前提下,在高频段降低电路的寄生效应,并且电容反馈技术改善了电路的相位噪声,同时采用不需要衬底偏置电压的自衬底偏置技术降低了电路的功耗。测试结果表明,该VCO振荡频率带宽为4.66GHz~5.87GHz,具有22.98%的调谐率;在0.8V电压供电下,电路消耗了3m W的功耗;在1MHz偏移频率处取得了-127.8d Bc/Hz的相位噪声。该VCO的品质因数Fo M达到-197.3d Bc/Hz。     

1.9～5.7 GHz宽带低噪声BiCMOS LC VCO

设计了一种宽带、低相位噪声差分LC压控振荡器(VCO)。所设计的电路采用开关电容阵列和开关电感,实现了多波段振荡输出。对负阻环节跨导进行了优化设计,将热噪声控制在最小范围内,同时采用高品质因数片上螺旋电感,以减小电路的噪声干扰。采用台积电(TSMC)0.35μmSiGe BiCMOS工艺制作了流片,并进行了仿真和硬件电路实验。实测结果表明,当调谐电压为0～3.3 V时,可设定VCO工作在6个波段(1.9～2.1 GHz,2.1～2.4 GHz,2.4～3.0 GHz,3.0～3.4 GHz,3.4～4.2 GHz,4.2～5.7 GHz),此6波段连续可调,构成了1.9～5.7 GHz宽带VCO;VCO的中心频率为2.4 GHz、偏离中心频率为1 MHz时实测相位噪声为-111.64 dBc/Hz;在3.3 V电源电压下实测核静态电流约为1.8 mA,从而验证了宽带、低噪声BiCMOS LC VCO设计方案之正确性。     

一种射频前端宽带复数滤波器电路的设计

采用0.18 μm CMOS工艺,设计实现了一款7阶OTA-C复数滤波器电路.该电路适合应用于低中频结构的卫星导航射频前端芯片.滤波器的带宽设计为25 MHz,中心频率为15.4 MHz,镜像抑制大于30 dB.设计中,采用基于VCO锁相环结构的片上频率修正电路.滤波器消耗的总电流为4 mA,工作电压1.8 V.     

Band III锁相环型频率综合器的实现

使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.     

Band Ⅲ锁相环型频率综合器的实现

使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.     

一种中心频率可调的VCO电路设计

采用0.18μm CMOS工艺设计了一种用于高速锁相环系统的压控振荡器(VCO)电路,该电路的中心频率可根据需要进行调节.电路采用SMIC 0.18 μm工艺模型,使用Cadence的Spectre工具进行了仿真,仿真结果表明,该电路可工作在2.125～3.125 GHz范围内,在5 MHz频偏处的相位噪声为-105 dBc/Hz.     

基于栅极电感反馈的CMOS差分Vacker VCO设计

提出了一种基于栅极电感反馈的Vacker压控振荡器(VCO),该结构能够改善电路的负阻抗,进而使得电路易于起振。对晶体管的负载效应和振幅稳定性的分析表明,该Vacker VCO相比较于Colpitts VCO,具有更好的振幅稳定性,进而改善了VCO的相位噪声。基于0.13-μm RF CMOS工艺,对该Vacker VCO进行了设计与芯片实现,测试结果表明：在消耗4.2 mW功耗的前提下,该VCO振荡频率为11 GHz～12.6 GHz,在11.8 GHz振荡频率处,相位噪声为-115.1 dBc/Hz@1 MHz,品质因数FOM指标达到-190.3 dBc/Hz。     

一种用于Bluetooth发接器的倍频式VCO

介绍了一种适用于 Bluetooth发接器的 ,可以单片集成的倍频式压控振荡器 ( VCO)。这种 VCO由两部分组成 ,主 VCO的振荡频率是所需本振频率的一半 ,然后采用“注入锁频”原理对主 VCO的振荡频率进行倍频以产生本振信号。主 VCO和倍频电路都使用了片上集成螺旋电感 ,调谐用的变容元件使用 PMOS晶体管实现。经过版图设计和后仿真 ,在 TSMC0 .35 μm数字 COMS工艺 ,3.3V电源电压下 ,该 VCO在 2 .4GHz中心频率附近可以达到的相位噪声指标为 -1 2 5 d Bc/Hz( 60 0 k Hz) ,在输出摆幅为 60 0 m Vp- p时 ,功耗为 2 2 m W。     

用于微处理器时钟同步PLL的VCO设计

研究了一种用于微处理器时钟同步PLL的高带宽低噪声的压控振荡器(VCO),该VCO采用了交叉耦合的电流饥饿型环形振荡器,通过改善其控制电压变换电路,大大拓宽了压控增益的线性范围,消除了振荡器对控制电压的影响,降低了输出时钟的相位噪声.基于CSMC 3.3 V 0.35 μm CMOS工艺的仿真结果表明,取延迟单元沟道长度为1 μm、中心频率为365 MHz时,压控增益为300 MHz/V,其线性区覆盖范围是30～700 MHz,在偏离中心频率600 kHz处的相位噪声为-95 dB/Hz,低频1/f噪声在-20 dB/Hz以下.该VCO可以通过适当减小延迟单元沟道长度来拓宽压控增益线性范围.     

一种全差分双路延迟环形VCO的设计

采用SMIC 40 nm CMOS工艺,设计了一款采用双路延迟结构和新型延迟单元的高性能全差分环形压控振荡器。仿真结果表明,该VCO电路可实现高振荡频率和宽调谐电压,调节频率范围为5.5~8 GHz,控制电压调节范围为0~VDD。谐振频率为6.25 GHz时,消耗功耗为4.4 mW,相位噪声为-85 dBc@1 MHz。该VCO可应用于高速IO时钟恢复及频率发生器电路中。     

PLL调频立体声接收机制作

锁相环(PLL)电路PLL(锁相环)电路的基本组成如图1。压控振荡器(VCO)是一种用电压控制振荡频率的电路。假定基准振荡器的频率为100kHz,若要构成一个700MHz 的PLL 路,VCO 的输出需经过分频系数 N=700的分频器。也得到一个100kHz 的信号,若两者完全相同,比较器输出的 VCO 的控制电压不变,就能得到稳定的70MHz 的输出。由于某种原因使频率发生变化,经比较器和 LPF 输出的电压产生高低变化,对 VCO 的振荡频率起到补偿作用,使振荡稳定。若频率增高,加在 VCO 上的电     

振荡技术与振荡器、谐振回路

提出一种低功率 CMOS 压控振荡器(VCO),与已有的 CMOS 结构相比较,它具有简洁对称的结构.并可实现低功率,低噪声工作。所提出的 VCO 在保持其线性电压-频率特性的情况下具有数字可编程的特点,从而可以具有不同的中心频率,在经调节频率下可得到所希望的 VCO 增益,模拟结果表明,功耗为3.5mW时的输出频率为1GHz。参7     

一种基于BiCMOS工艺的差分压控振荡器

设计了一种Colpitts型LC振荡器。该电路采用差分结构，具有集成度高，噪声性能良好的优点。该设计基于0．8μm BiCMOS工艺，实现了中心频率为433MHz的Colpitts型差分压控振荡器（VCO）。电路采用3V电压供电，频率范围399．8～465．1MHz，偏离中心频率1MHz处的相位噪声是-137dBc／Hz。     

用于以太网物理层时钟同步PLL的VCO设计

研究了一种基于以太网物理层时钟同步的高带宽低噪声压控振荡器（VCO）,该VCO采用交叉耦合的电流饥饿型环形振荡器,通过级联11级环路电路和改善其控制电压变换电路,优化了VCO的输出频率范围以及降低了输出时钟的相位噪声,完全满足以太网物理层芯片时钟电路的性能指标。基于TSMC3．3V0．25μmCMOS工艺的仿真结果表明,中心频率为250MHz时,压控增益为300MHz／V,其线性区覆盖范围是60～480MHz,在偏离中心频率600kHz处的相位噪声为-108dBc。