多层金属引线成形新方法——聚酰亚胺剥离技术的应用

本文介绍了聚酰亚胺(PI)剥离技术的实验过程以及影响成品率的因素。采用该技术,用一般国产设备、常规工艺可获得0.5～1.5μm厚、间距≥4μm、条宽≥3μm的多层金属和多元合金引线。它不受衬底凹凸不平的影响,可一次成形,获得线条笔直、精细的图形。     

新产品与新技术（36）

精细线路用抗蚀干膜的新动向 日本旭化成公司针对PCB高密度化,推出精细线路用抗蚀干膜系列产品。有激光直接成像用ADH系列干膜,其中供减成法蚀刻工艺的干膜厚度1μm,最小线路解像度L/S=12μm/12μm;供半加成法图形电镀工艺的干膜厚度25μm,     

RTR（Roll to Roll）方式制作25μm／25μmCOF精细线路的参数优化

随着电子产品小型化和液晶显示器IC封装技术的快速发展,COF（Chipon Film）技术的应用市场得到了迅速扩大。按照片式减成方法制作的线宽／线距在50μm／50μm以下的精细线路,常常会出现导线过细或断线等缺陷。论文采用目前先进的RTR（Roll to Roll）生产工艺,选用12μm钢箔、15μm干膜,使用玻璃菲林进行图形转移,并运用正交设计法对影响精细线路品质的曝光能量、显影速度、蚀刻速度、蚀刻压力等因素进行优化试验。以精细线路的线宽和蚀刻系数作为评价标准,找出最佳参数,并分析了蚀刻压力对精细线路的影响机理。将最优化参数应用到生产中,使25μm／25μm的COF精细线路的成品率提高20％。最终实现25μm／25μm的COF精细线路的小批量生产。     

国外微细加工技术的新进展

日立制作所新研制成电子束缩小曝光装置已曝光出线宽为0.2μm的存储器图形,线宽精度为0.02μm。在Si板上制造放大25倍的图形,图形精度为0.5μm,每次曝光面积为4μm×4μm,一次可曝光24个存储单元阵列,现在有四种固定图形可供选用。对于图形中很不规则部分则用可变成形束曝光,这种装置的生产效率比过去的步进重复曝光要提高一百倍。     

片式减成法30μm／25μm（线宽／间距）COF精细线路的制作

随着晶片封装技术的不断发展,要求基板线路的精细度越来越高,50μm／50μm以下的COF（Chip on Flex）精细线路将成为未来发展的主流,但精细线路的制作一直是FPC生产上的难点,当线路在50μm／50μm以下时,成品率较低难以满足量产化的要求。本文中以公司的现有设备为基础,通过传统片式生产线,选用12μm铜箔作为基材、15μm干膜作为抗蚀层,使用玻璃菲林进行图形转移,同时通过表面处理、改变曝光、显影和蚀刻参数等,对30μm／25μm的精细线路进行研制,并通过金相切片测试仪、三次元测试仪、AOI（Automatic Optical Inspector）等对产品进行检查。结果显示,线宽、蚀刻系数和成品率都能达到小批量生产的要求。     

细间距图形电路无氰化学镀金工艺研究

采用市售无氰化学金工艺在线宽/间距(50μm/50μm)精细图形电路表面化学镀金。镀层表面均匀一致,厚度可达2μm以上,无镀金层溢出现象。新的化学镀金工艺作为微带板可焊性表面处理技术之一,兼具可选择区域镀、可接触导通、良好的键合性能,能兼容各种助焊剂,对于细间距图形电路表面处理具有十分重要的意义。     

干膜对减成法精细线路制作的影响

通过测试干膜的解析度/附着力、填充性以及图形转移的能力,提升减成法制作精细线路的水平。结果表明,两种干膜D1和D2在线宽/间距为1:1的解析度和附着力均可以达到8μm/8μm。干膜D1的填充性良好,当凹槽深度不大于7.7μm的情况下,回形线良率为100%;干膜D2的填充性低于干膜D1。通过DOE,发现对精细线路良率影响最大的是线宽/间距和线路的补偿值,其次是干膜的型号,干膜D1制作精细线路的良率高于干膜D2。最终选用D1干膜,采用最优参数完成20μm/20μm的精细线路的制作。     

动态单模半导体激光器(第二部分)

4.DFB激光器的制造 DFB激光器的制造与普通激光二极管的制造大致相同。不同之处主要有两个方面:波纹光栅的制作与波纹光栅上的晶体生长。首先讨论精细波纹光栅的制作。根据1.5μm波长要求其波纹光栅的周期大约为0.25μm,     

同步辐射光刻技术

同步辐射光刻有希望代替传统光刻技术,用于0.25μm以下图形的超精细加工。本文叙述了它的原理、相关技术的开发现状和工艺应用。     

铜表面形貌对HDI精细线路图形转移的影响

文章研究了铜表面形貌对HDI精细线路图形转移的影响。引入了Ra和Rz作为评价表面粗糙度的概念,评价了不同的处理方法得到的不同Ra和Rz对HDI精细线路图形转移的影响。表面平整度（DOP）与表面粗糙度共同构成了表面形貌特征,对线宽／间距（L/S）低于50μm精细线路的影响尤其明显。通过实验对比了不同表面形貌对精细线路形成的影响。     

金刚石高成核选择比图形化技术

报道了一种新的金刚石薄膜选择生长图形化技术。首先用直流偏压增强的微波等离子体化学气相沉积（ＭＰＣＶＤ）对图形区域（Ｓｉ）高密度金刚石成核，接着对掩模区域（ＳｉＯ２）进行一次化学浅腐蚀，然后正常生长金刚石薄膜，得到表面光滑、侧壁陡直的金刚石精细图形。用该技术制作了金刚石微马达结构，其厚度为２μｍ，转子直径１５０μｍ。图形间隙可控制至１－２μｍ。     

激光直接成像技术（V）—化学镀Sn和直接覆铜板上的LDI

4 在化学镀锡上的LDI 这是指经制备的在制板铜箔上涂覆上一层厚度为0.8/μm的锡箔,接着通过UV激光蚀去不需要的锡镀(涂)层及其底下的铜箔厚度3～5μm所形成的图形,最后以锡层为抗蚀剂进行碱性蚀刻(如常规的碱性CuCl_2蚀刻液),便可得到所期望的精细导体图形。     

大面积平坦金刚石薄膜的制备和图形化

采用直拉热丝ＣＶＤ法沉积了面积３ 英寸的金刚石薄膜。硅衬底在沉积前采用０－５ ～１μｍ 金刚石微粉研磨,使成核密度达１０１０ 个／ｃｍ２ 以上,同时调整沉积工艺,特别是降低沉积气压至０－５ ～１－５ｋＰａ,促进了金刚石的二次成核,使薄膜变得十分平坦,当薄膜厚度为５μｍ 时,表面粗糙度Ｒａ 仅为６０ｎｍ 左右。另外,以铝作为保护膜,用氧离子束刻蚀金刚石薄膜,得到宽度为３ ～５μｍ 的精细金刚石薄膜图形。     

激光直接成像技术(Ⅴ)--化学镀Sn和直接覆铜板上的LDI

4 在化学镀锡上的LDI 这是指经制备的在制板铜箔上涂覆上一层厚度为0.8μm的锡箔,接着通过UV激光蚀去不需要的锡镀(涂)层及其底下的铜箔厚度3～5μm所形成的图形,最后以锡层为抗蚀剂进行碱性蚀刻(如常规的碱性CuCl2蚀刻液),便可得到所期望的精细导体图形.     

X射线曝光装置

光曝光技术的极限是0.5μm,人们期待着X射线曝光技术作为可以描画0.5μm以下图形的下一代技术。最近X射线曝光技术进展明显,听到有这样的看法:不一定要等待图形线宽小到0.5μm,只要进入1μm以下的亚微米时代,也就可以开始使用X射线曝光技术了。至今为止,研制和出售X射线曝光装置的厂家只有美国的Micronix公司一家。但是,以生产集成电路的厂家和制造光曝光装置的厂家为中心进行的X射线曝光机研制     

半导体微细加工技术——加工方法及潜在的可能性

目前的半导体器件是采用在硅片衬底上制作微细尺寸图形的方法制造的。图形的最小尺寸现在已达到3μm左右,但是今后的要求是1～2μm甚至更小的亚微米。这样的微细尺寸加工,靠以往的技术改良是困难的,必须研究一种新的技术。本文所介绍的正是作为此种技术的电子束、远紫外线、X射线的各种曝光技术,并概要说明了所用的新感光材料(抗蚀剂)和干刻蚀技术,同时简单地叙述了未来的动向。     

影响高精细丝网印刷质量的因素

丝网印刷已成为微电子封装厚膜电路生产中的关键工艺技术。为满足微电子封装高精度、高密度的要求,从网版和印刷工艺参数两方面分析了影响高精细丝网印刷质量的因素。通过选用一定规格的不锈钢丝网,涂覆适当厚度的感光膜,开发出适合印刷50μm线宽和线间距的精密印刷网版;优化印刷工艺参数,将其中的刮刀压力、刮刀速度、离网间距分别控制在一定范围内,使印刷图形的变形量减少到200mm±30μm,实现线宽和间距为50μm、边缘清晰的精细印刷。     

国外半导体专用设备发展趋势

<正> 目前集成电路已由16M DRAM向64M DRAM、256M DRAM的方向发展,因此图形线宽逐步缩小,1984年1M DRAM的图形线宽为1.2μm;1985年4M DRAM的图形线宽为0.8μm;1987年16M DRAM的图形线宽为0.5μm;1990年日本日立公司又首先制成64M DRAM,其图形线宽为0.3μm;预计1995年将推出256M DRAM     

精细导线印制板的加工制做

本叙述了精细导线印制板的加工工艺,以印制板的常规生产工艺为基础,通过对关键工序的改良,采用过蚀刻的方法实现了目前印制板加工的极限－－20μm 导线印制板的加工制造。     

COF（Chip on Film）30μm／30μm精细线路的研制

近年来,随着驱动IC的I/O数量日益增多,芯片I/O端的排列密度也越来越大。为了与间距日益精细的芯片I/O端相适应,COF基板的线宽/间距已经普遍降到50μm以下,尤其是某些内部引线键合(ILB)端,其线宽/间距已经减小到15μm。由于传统的减成法存在不可避免的侧蚀问题,所以用它来制作如此精细的线路存在一定难度。但是使用半加成法就能很大程度的抑制侧蚀现象,它更适合于制作非常精细的线路。文章中,介绍以铜箔厚度仅有2μm的溅射型挠性覆铜板为原材料,采用半加成法制作了最小线宽/间距分别为50μm/50μm和30μm/30μm的精细线路基板。在半加成法的差分蚀刻工艺中,选用硫酸/双氧水蚀刻液来蚀刻去除基材铜,而不是选用常用的盐酸/氯化铜蚀刻液。结果表明,半加成法具有很好的蚀刻性能,其制作出的线路横截面非常接近矩形。即使基板的线宽/间距由50μm/50μm下降到30μm/30μm,线路的横截面依然非常理想,并没有出现向梯形变化的趋势。同时,由于半加成法所需的蚀刻时间非常短,它能很好的保持线宽,使其与设计尺寸一致。