使用MSP430F1121中断须要注意的问题

对MSP430F1121单片机中断的特点以及使用中需要注意的一些问题进行了说明。其内容包括系统复位、PUC和POR（初始化）信号,可屏蔽中断,（非）屏蔽中断、单源及多源中断标志、中断优先级和中断嵌套等。     

数字信号控制器的中断系统分析与实现方法

数字信号控制器(DSC)具有数字信号处理能力和MCU控制接口,其中断系统功能非常丰富,这为应用带来方便,同时也带来设置的复杂性。本文以MC56F8257为例,详细分析DSC中断系统及其设置方法;以MC56F8257中的QSCI模块中断及CAN模块中断为例,从不带中断优先级、带中断优先级和优先级嵌套三个方面,分析DSC中断设置过程及响应结果。分析结果进一步验证DSC中断具有优先级及屏蔽等特点,为推广DSC芯片的应用提供指导。     

MCS-51系统中断优先级的软扩展

鉴于MCS-51系统只提供“二级中断嵌套”,提出扩展51系统中断优先级的纯软件方法。其利用51系统内建的中断允许寄存器IE和中断优先级寄存器IP,通过屏蔽字机制来实现;以C51的形式,给出这种扩展方法的函数库实现,为该方法的使用赋予友好、简洁的用户接口。     

STM32中SysTick延时中断的优先级调整

本文就STM32单片机的SysTick延时中断及中断处理中进行中断优先级调整进行了一些讨论,主要是在同时存在串口中断时的情况下进行研究,并具体分析了一个Delay_us()库函数和串行中断响应的程序实例.在多个中断并存的情况下,SysTick延时中断的优先级直接影响中断的CPU/系统资源占用和服务响应时间,因此对其研究很有必要.     

μC/OS-II+LPC213x嵌入式开发平台的中断过程分析与优化方法

从ARM7中断处理机制入手,分析了ARM7+μC/OS-Ⅱ平台下的中断处理过程,提出了一套基于中断优先级的ARM中断优化方法。试验证明,此方法在不更改操作系统代码的情况下可以实现中断嵌套功能,有效提高了系统的实时性能,在工程应用中具有一定的实用价值。     

80X86系列微机中断机制的计算思维教学

针对计算机硬件技术基础教学中的"中断机制"章节,说明如何培养学生的计算思维能力。首先从机理层面分析中断的检测、响应、处理过程,指出多中断源管理存在的两种情况:同时性与嵌套性,并提出优先级的一致性原则,分析查询式中断优先级判决方法中有可能存在的错误嵌套的现象及产生的原因,给出改进方法,并将此方法用于中断控制器8259A内部结构的讲解,结合逻辑建模的方法,提出ISR实现嵌套管理的观点。     

决定中断优先顺序的策略

本文指出“以优先层为准则的优先级策略”存在问题和结论错误的基础上，提出一种三层混合式中断优先级策略．它兼顾了系统的应变能力、系统复杂性、系统开销和灵活性等重要性能指标，是一种理想的中断优先级策略．     

用软件方式灵活设置AT89系列单片机的多中断优先级并实现多级中断嵌套的一种方法

介绍了一种用软方式法灵活设置AT89系列单片机多中断优先级并实现多级中断嵌套的方法,分析了系统的时实性。     

MCS-96系列单片机中断优先级的控制方法

MCS-96系列单片微机的中断系统具有十分灵活的结构 ,颇具特色。用户可按照系统的要求 ,根据硬件排队电路的特点 ,采取一定的软件措施 ,任意安排各类中断源的优先级。本文对该系列单片机中断优先级的结构特点作了更深入的阐述 ,提出了各种优先级排队的具体方案     

基于Verilog的8051微控制器中断系统的设计与验证

论文设计了8051微控制器的中断系统,该中断系统包括五个中断源,两个中断优先级,能够实现不同中断响应的无缝衔接,并实现了相同优先级别中断控制,优化了8051微控制器中断系统的功能。     

有限状态机在中断控制器设计中的应用

80386EX的中断控制器82C59A不论设置为边缘触发方式还是电平触发方式,均要求维持中断输入信号的高电平至第一个INTA#的下降沿结束,否则将产生误中断输出。由于系统内部及外部中断源中断方式不同,不能完全满足对电平持续时间的要求。为避免产生误中断,应用Mealy型有限状态机基本原理,提出通过在CPU和中断控制器两者之间加入Mealy型有限状态机,将中断输入信号和时序信号结合起来,输出满足中断控制器对高电平时序要求的中断信号,从而从根本上解决因时序引起的误中断输出问题。使用CPLD实现了这个设计,通过模拟仿真及实际应用,进一步论证了方案的合理性和可行性。实践证明这种设计方案可以很好的解决因时序产生的中断误输出问题,提高了中断响应的效率,在高速运算及精密控制方面有明显的优势。     

基于FPGA中断管理的研究及硬件化设计

为了满足嵌入式操作系统中实时性要求,提出了基于FPGA的中断管理方法.给出了中断管理模块的结构模型,并采用VHDL硬件描述语言将中断管理模块由硬件实现.针对中断请求和响应方式的不同特点,将其分为系统中断管理和用户中断管理,主要设计了中断源、中断嵌套和时钟节拍中断等管理的逻辑电路.通过仿真实验表明,该结构模型所采用的中断...     

提高计算机管理主动性的有力保证——中断控制器

中断技术是提高计算机工作效率的一种重要手段。它是由外围设备或其它非预期的急需处理的事件引起的,也就是说外围设备处于“主动”的地位,对于那些信号变化是随机的、而且要求快速响应和处理的、实时性要求高的应用场合,中断更是一种不缺少的功能;8259A就是一个典型的可编程中断控制器,简称PIC。PIC在多个中断源系统中,无须扩展其他硬件,使用单片芯片就能处理8级优先权编码中断。     

ARM微处理器中断响应时间的实验研究

介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论：FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。     

曙光一号CD92多处理机中断控制器的设计与实现

ＣＤ９２多处理机中断控制器是曙光一号共享存储多处理机系统实现全对称多处理技术的关键部件，本文讨论了全对称多处理对硬件系统设计的要求，介绍了ＣＤ９２多处理中断控制器的构成原理，设计和实现技术。     

一种DSP的快速上下文切换机制*

针对嵌入式系统实时控制和信号处理的需求,建立了一种基于DSP架构的快速上下文切换机制,为实时处理提供了有力支持。机制采用两条独立的总线,分别用来传送地址和数据信息,实现地址和数据信息的并行传输,增加了上下文保存和恢复的带宽;同时应用影子寄存器与通用寄存器之间的切换,有效减少了对存储器的访问;引入对上下文的延后保存和提前恢复操作,解决了任务或中断嵌套调用时的低效问题,显著地提高了上下文切换的速度。     

FPGA嵌入式系统的Linux设备驱动程序开发

基于FPGA嵌入式系统,在PowerPC架构的Linux2.6操作系统环境下,对通用输入输出接口(GPIO)控制器的驱动,采用平台设备机制进行中断控制管理.通过该管理机制,将GPIO设备本身的资源注册进内核,由内核统一管理.在参照Linux2.6内核源码有关平台设备驱动的基础上,编写和测试了GPIO设备的驱动程序.该驱...     

基于备份缓冲区的精确中断研究与实现

微处理器的深度流水线、乱序执行等技术会导致指令的顺序模型与乱序执行之间产生冲突,如何实现精确中断是其中的关键问题之一。针对现有精确中断实现方法的不足,提出了一种采用备份缓冲区保存流水线现场的精确中断实现方法,可以显著提高中断响应的效率。论文首先详细分析了中断,然后着重讨论了备份缓冲区实现精确中断的现场保存机制和备份缓冲区的结构,最后介绍了该方法在西北工业大学自主设计的“龙腾R2”微处理器上的实现。“龙腾R2”微处理器上的实验结果表明,与冲刷流水线实现精确中断的方法相比,采用该方法中断响应时间减少了67%,中断返回时间减少了56%。