Agilent混合信号测试解决方案-ADC的测试

1前言 模拟/数字信号转换器(ADC)和数字/模拟转换器(DAC)是两种基本的电子应用模块,用于实现模拟和数字信号之间的转换.作为独立器件或者集成到各种混合信号芯片中,广泛的应用于各种电子产品.因此,在对这些混合信号芯片进行测试的时候就要对其中集成的ADC/DAC的性能设计相应的测试方案.     

基于静态输入检测的ADC单粒子效应测试系统

采用静态输入检测技术,提出并实现了一个模数转换器(ADC)单粒子效应评估测试系统。该系统基于面向仪器系统的外围组件互联扩展平台(PXI)搭建。利用PXI触发模式控制模块化仪器的高速响应,并采用实时判决的方法对ADC输出数据进行监测。基于该系统对一种自主研发的10位25 MS/s ADC进行单粒子效应辐照试验。试验结果表明,该系统能够准确、高效评估ADC抗辐照性能,为抗辐照ADC的加固设计提供支撑平台。     

Aqilent混合信号测试解决方案——ADC的测试

1前言 模拟/数字信号转换器(ADC)和数字/模拟转换器(DAC)是两种基本的电子应用模块,用于实现模拟和数字信号之间的转换.作为独立器件或者集成到各种混合信号芯片中,广泛的应用于各种电子产品.因此,在对这些混合信号芯片进行测试的时候就要对其中集成的ADC/DAC的性能设计相应的测试方案.     

基于FPGA的COTS器件辐射效应测试系统

为了满足航天商业现货(COTS)器件辐射效应评估的高效率、低成本、批量测试需求,通过分析典型COTS器件不同辐射效应测试的异同,设计了COTS器件通用辐射效应测试系统。测试系统由面向仪器系统的外围组件互连(PCI)扩展(PXI)系统和基于现场可编程门阵列(FPGA)的监测主板组成,适用于FPGA、模数转换器(ADC)、静态随机存储器(SRAM)、运算放大器、电源芯片等典型COTS器件单粒子和总剂量效应地面模拟试验,能够在线实时测量被测器件的功耗电流、逻辑功能、输出信号等参数,可对被测器件的输入电压、输入电流、输出电压等需要高精度测量的功能性能参数进行离线测量。通过典型器件的单粒子与总剂量效应试验,对测试系统的在线与离线测试功能进行了验证,结果表明该测试系统能够满足测试需求。     

基于过零点检测的高分辨率DAC静态测试方法研究

受到现有测试设备的限制,高精度的D/A转换器(数模转换器)测试一直是混合信号测试中的难点,本文探讨了高精度数模转换器(DAC)测试的一种新方法.该方法通过在微弱被测电平上叠加参考正弦波,测试叠加后波形的过零点在时域上的分布情况,以了解DAC的静态特性参数.该方法的优点在于充分利用了现有ADC(模数转换器)的速度优势,原...     

DSP处理器单粒子翻转率测试系统的研制

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。     

EV8AQ160型ADC在2.5 Gsps双通道高速信号采集系统中的应用

针对某高速实时频谱仪中的高速模数转换器(ADC)的应用,基于信号采集系统硬件平台,介绍了一种最大采样率可达5 Gbps的高速8位A/D转换器EV8AQ160。该器件内部由4路并行的ADC构成,各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理,介绍了其在某双通道高速信号采集系统中的应用,给出了EV8AQ160与Xilinx公司Virtex-6 FPGA的接口设计方案以及系统结构框图,并用ISE的在线逻辑分析仪(ChipScope Pro)测试了ADC性能。把ADC输出的数据存储在DDR3中,然后进行FFT变换,进而分析ADC的信噪比及有效位数,实测表明整体指标达到设计要求。     

失调和增益的间接调节

超线性数模转换器是一种线性度极好的数模转换器,利用它充当被测DAC或被测ADC的参考。适当调节超线性ADC参考的失调和增益,使之与被测器件(DUT)的失调和增益一致,实现DUT失调和增益的间接调节。然后测试DUT的有关参数,如增益、精度、微分线性误差、极性转换误差等。这种失调和增益的调节方法不仅解决了自动测试过程中DUT失调和增益调节的困难,而且也使得测试的精度更高、测度速度更快。     

面向航空环境的多时钟单粒子翻转故障注入方法

随着新型电子器件越来越多地被机载航电设备所采用,单粒子翻转(Single Event Upset, SEU)故障已经成为影响航空飞行安全的重大隐患。首先,针对由于单粒子翻转故障的随机性,该文对不同时刻发生的单粒子翻转故障引入了多时钟控制,构建了SEU故障注入测试系统。然后模拟真实情况下单粒子效应引发的多时间点故障,研究了单粒子效应对基于FPGA构成的时序电路的影响,并在线统计了被测模块的失效数据和失效率。实验结果表明,对于基于FPGA构建容错电路,采用多时钟沿三模冗余(Triple Modular Redundancy, TMR) 加固技术可比传统TMR技术提高约1.86倍的抗SEU性能;该多时钟SEU故障注入测试系统可以快速、准确、低成本地实现单粒子翻转故障测试,从而验证了SEU加固技术的有效性。     

温度对SRAM器件单粒子翻转重离子测试的影响

本文基于单粒子效应地面重离子模拟实验,选取体硅SRAM与SOI SRAM两种待测器件,在兰州重离子加速器上（HIRLF）研究了温度对单粒子翻转测试的影响。用12C粒子对体硅SRAM器件的温度实验显示,单粒子翻转截面易受温度的影响。对于SOI SRAM器件,12C粒子测得的单粒子翻转截面随温度升高有显著的增大,但209Bi 粒子测得的单粒子翻转截面却随温度保持恒定。用Monte Carlo的方法分析了温度对单粒子翻转测试的影响规律,发现在单粒子翻转阈值LET附近温度对单粒子翻转截面有大的影响,但是随着单粒子翻转的发生接近于饱和,单粒子翻转截面渐渐的表现出低的温度依赖性。基于该模拟结果,我们对实验数据进行了分析,同时提出了一种准确评估在轨翻转率的合理方法。     

面向音频应用的可配置片上系统的设计与实现

基于一款通用的16位定点数字信号处理器,结合D/A转换器、A/D转换器和放大器等模拟电路模块,设计并实现了一种面向音频应用的可配置片上系统.该系统支持立体声输入输出,具有8～48 kHz之间可编程的采样频率,以及可编程的输入输出放大器增益.同时,设计使用了24位高精度Σ-Δ A/D转换器,并配有可供选择的数字滤波器.为支持不同应用,系统提供24位或16位的可编程字长调节.系统芯片工作在1.8 V电压下,芯片内各部分支持挂起或睡眠状态,有利于低功耗的便携式应用开发.介绍了部分关键功能模块的仿真、验证和测试,以及整个系统仿真模型的建立.     

高速相干光正交频分复用系统实现方案研究

相干光正交频分复用系统（Coherent Optical Orthogonal Frequency Division Multiplexing, CO-OFDM）作为未来高速光通信的重要解决方案,是近年来光传输领域的研究热点。高速CO-OFDM系统需要较高带宽的模数/数模转换器（DAC/ADC）,目前技术水平难以达到。文章改进了正交频带复用技术（Orthogonal Band Multiplexing , OBM）的光域实现方案;结合偏振复用技术和偏振分集接收,提出了基于OBM的100Gb/s高速CO-OFDM系统;并对系统传输性能进行数字仿真。结果表明：基于OBM技术的MIMO CO-OFDM系统可有效降低对DAC/ADC的处理速度要求,在不需任何在线色散补偿和偏振控制器件条件下,通过单模光纤传输800km,系统Q值保持在13dB以上。     

A third-order Δ-Σ modulator using second-ordernoise-shaping dynamic element matching

A multibit Δ-Σ modulator is an attractive way of realizing a high-accuracy, high-speed, and low-power data converter. However, the overall resolution of the modulator is determined by the internal digital-to-analog conversion (DAC) linearity. Methods for high-order noise shaping, noise-shaping dynamic element matching (NSDEM), have been proposed in order to overcome this drawback. However, a real implementation has not been realized until now. This paper presents the actual circuit configuration of a tree-structured NSDEM (TNSDEM) technique, which is applied to a multibit Δ-Σ DAC and analog-to-digital converter (ADC) using a nine-level internal DAC. This is the first report of a Δ-Σ ADC and DAC using the second-order NSDEM method. The test chip of the third-order Δ-Σ ADC realizes a signal bandwidth of 100 kHz and a dynamic range of 79 dB in the ADC and 80 dB in the DAC. The test chip only consumes 9.6 mW in the ADC and 5.2 mW in the DAC with a 2.7 V power supply     

一种高温单粒子效应测试系统的设计与实现

航天器件在空间环境中存在着单粒子效应,根据研究可知高温会提升单粒子效应的敏感性,因此为了更好地评估器件的抗辐射性能,有必要建立一套高温单粒子效应测试系统.通过建立高温单粒子效应测试系统,选择ASIC和SRAM进行高温测试实验,完成了电路高温下的单粒子效应检测,证明了温度提升单粒子效应敏感性的事实.     

用于生物医学成像的多通道流水线数字化电路设计

针对生物医学成像中前端读出电路多通道以及要求高速数字化的特点,设计了一个16通道的流水线数字化电路.整个电路由模拟多路选择器、单端转差分电路、8-bit 25Ms/s 1.5bit/stage流水线ADC以及数据输出模块组成.模数转换和数据输出在两相邻时间窗口内采用流水线方式进行.电路采用TSMC 0.18μm mixed signalCMOS工艺实现.电路仿真结果表明,流水线ADC的DNL为-0.62/0.67LSB,INL为-0.39/0.72LSB,SNR为45.99dB,ENOB为6.03bit,该电路能够在两个相邻时间窗口内完成16通道的信号数字化并输出,满足系统设计要求.     

在机车横向振动信号模数转化中的应用

基于TMS320LF2407 DSP模数转换模块(ADC)直接应用于机车横向振动信号A/D转化、实现串行高速采样的目的,采用对ADC模数转化进行软件编程的方法,通过合理安排转换通道、设计系统要求的采样频率和A/D转化,通过分析计算和误差分析,DSP ADC能够最大限度缩小串行采样与并行采样之间误差,能够满足DSP控制系统的需要,在设计硬件电路中,完全可以利用DSP集成的DAC模块。     

短波信道探测系统中DSP模块的设计与实现

DSP模块作为短波信道探测系统的核心模块,对系统的性能起着举足轻重的作用.主要对DSP与GPS导航电文接收、CPLD、ADC/DAC、USB等模块之间的连接电路以及DSP中断电路进行具体设计,给出了原理图并用硬件实现.实验测试结果表明,所设计电路工作稳定,性能良好,能满足短波信道探测的需要.     

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35 m CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300 W,满足焦平面100帧频以及低功耗的需求。     

用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC的测试

简要介绍了清华大学微电子研究所设计的用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC,以及爱德万测试如何使用WVFG/WVFD实现高速ADC蛐DAC的测试。     

基于FPGA的中频AGC电路设计

传统数字自动增益控制（AGC）电路采用模数转换器（ADC）采集信号后进行信号处理得到幅值信息实现自动增益控制,此过程对采样速率和算法要求较高。为降低对ADC采样速率和后级信号处理算法要求,设计了一种采用高速比较器与数字器件（DAC＋FPGA/CPLD）实现的峰值检测电路,并将其应用在中频数字自动增益控制电路中,电路可以在1 MHz至60 MHz对信号进行自动增益控制,可以将峰峰值稳定在2±0.2 V范围。