用于WLAN（802．11b）基带处理器芯片组的高速ADC及DAC的测试

随着通讯和电子技术的发展，用于通讯接口的模拟芯片的采样频率也越来越高，测试难度也相应大大增加。ADVANTEST使用高速混合信号测试系统对其进行评价。本文以用于WLAN(802，11b)基带处理器芯片组的高速ADC及DAC为例，详细介绍了其具体测试过程，对具体测试时所用方法及所用部件WVFG/WVFD进行了说明。而WVFG/WFVD作为高速混合信号测试部件，其测试能力最高可达250MHz采样频率，解决了高速ADC/DAC测试(尤其是AC参数测试)的难题，完全可以满足当前高速混合信号芯片的测试。     

高速A/D转换器单粒子效应实时评估系统和方法研究

提出了一种在线实时检测评估高速A/D转换器(ADC)的单粒子效应的测试方法。基于该方法搭建了部分模块可复用的单粒子效应测试评估系统。系统由时钟生成模块、待测ADC模块、D/A转换器(DAC)转换输出模块、FPGA控制模块与上位机模块构成。对待测ADC模块进行重构,可完成对不同ADC器件的测试评估,提升了模块可复用性和测试效率。该系统通过监测电源引脚的电流变化、ADC内部寄存器值翻转情况、经过高速DAC转换输出的模拟波形,可实时测试评估ADC器件的单粒子锁定(SEL)、单粒子翻转(SEU)、单粒子瞬态(SET)、单粒子功能中断(SEFI)等效应。基于该系统对自主研发的具有JESD204B接口的12位2.6 GS/s高速ADC进行了单粒子效应试验。试验分析表明,该系统能准确高效评估高速ADC器件的单粒子效应。     

基于V93000的SoC中端口非测试复用的ADC和DAC IP核性能测试方案

 SoC(System-on-a-Chip)芯片设计中,由于芯片测试引脚数目的限制以及基于芯片性能的考虑,通常有一些端口不能进行测试复用的IP(Intellectual Property)核将不可避免地被集成在SoC芯片当中.对于端口非测试复用IP核,由于其端口不能被直接连接到ATE(Automatic Test Equipment)设备的测试通道上,由此,对端口非测试复用IP核的测试将是对SoC芯片进行测试的一个重要挑战.在本文当中,我们分别提出了一种基于V93000测试仪对端口非测试复用ADC(Analog-to-Digital Converter)以及DAC(Digital-to-Analog Converter)IP核的性能参数测试方法.对于端口非测试复用ADC和DAC IP核,首先分别为他们开发测试程序并利用V93000通过SoC芯片的EMIF(External Memory Interface)总线对其进行配置.在对ADC和DAC IP 核进行配置以后,就可以通过V93000捕获ADC IP 核采样得到的数字代码以及通过V93000 采样DAC IP 核转换得到的模拟电压值,并由此计算ADC以及DAC IP 核的性能参数.实验结果表明,本文分别提出的针对端口非测试复用ADC以及DAC IP 核测试方案非常有效.     

高速GaAs ADC与GaAs DAC研制现状

本文叙述了高速GaAs ADC与GaAs DAC的研制现状，着重介绍了在芯片上有T／H电路的闪光型ADC和在芯片上有电流源的DAC，以及它们的性能。     

高速GaAs ADC与GaAs DAC研制现状

本文叙述了高速GaAs ADC与GaAs DAC的研制现状。着重介绍了在芯片上有T/H电路的闪光型ADC和在芯片上有电流源的DAC,以及它们的性能。     

高速模数转换器应用技术（3）

4 高速ADC的几种电路结构 目前高速ADC主要有以下几种类型:4.1 逐次逼近式ADC 逐次逼近(SAR)式ADC是目前应用最普遍的一种ADC,因为其电路结构简单,功耗低。现代SAR ADC都带有采样保持电路,对直流和交流信号都可以处理。它的精度主要取决于其内部DAC的精度。为了提高DAC的精度,现在普遍采用对薄膜电阻进行激光修整,现代新技术采用CMOS开关电容器电荷再分配方法制造DAC。对于高于12位的SAR ADC,利用附加的DAC和相应的逻辑电路构成片内自动校正电路可达到激光修整薄膜电阻一样的效果,而且又大大降低了成     

ADC中基于输入特性的动态可重构Dither结构

将伪随机数的宽带大幅度Dther(抖动)技术应用于高速、高精度A/D转换器(ADC)中,能够将量化噪声随机化,提高ADC的分辨率,在统计意义上减小微分非线性(DNL)误差,改善ADC的动态性能.针时流水线型ADC结构,根据各个子ADC输入信号的特点,提出动态可重构宽带大幅度Dither结构.将大幅度Dither分别引入ADC芯片内部各个子ADC中,在改善ADC动态性能的同时,使Dither动态调整更加灵活且有针对性,降低了Dither结构中DAC的位数和功耗.     

16位高速数模转换器可节省80％连接线路

NXP宣布推出符合最新JEDEC JESD204A串行接口标准的16位ADC和DAC高速数据转换器,并与Lattice、Altera及Xilinx的高性价比FPGA实现全面互通。其中,双通道、4条JESD204A数据线、采样速度达每秒650M的DAC1408D650已与Xilinx Virtex-5 FPGA实现互通。据悉,NXP已将中国列为JESD204A串行接口标准高速转换器重点应用市场。     

Agilent混合信号测试解决方案-ADC的测试

1前言 模拟/数字信号转换器(ADC)和数字/模拟转换器(DAC)是两种基本的电子应用模块,用于实现模拟和数字信号之间的转换.作为独立器件或者集成到各种混合信号芯片中,广泛的应用于各种电子产品.因此,在对这些混合信号芯片进行测试的时候就要对其中集成的ADC/DAC的性能设计相应的测试方案.     

多子带结构卫星高速MODEM相位误差对系统性能影响的研究

针对目前高速MODEM对ADC和DAC高采样速率的依赖性,提出了一种基于多子带结构实现卫星高速MODEM的一种新算法。结合并行处理它可以极大地降低收发信机前端的DAC与ADC采样速率及对基带信号处理速度的要求。基于计算机仿真,对多子带结构中出现相位误差时的系统性能进行了深入研究,并采用数字相关法对相位误差进行精确估值并补偿,消除了对系统误码性能的影响。     

基于Quartet测试系统的高速DAC芯片测试

介绍了通用DAC芯片的主要测量参数及其测试方法。并以12-bit高速DAC芯片ISL5861为例,利用Credence公司的数模混合信号测试系统Quartet实现对高速数模转换芯片进行测试。     

Single SOC Test Challenge for Blu-ray DVD

<正>The Blu-ray DVD single chip SOC architecture, challenging high speed and high fidelity mixed signal test requirements and test solutions are introduced. COT reductions to make this a mass production low cost test approach is also described.     

Unified built-in self-test for fully differential analog circuits

The reduction of test costs, especially in high safety systems, requires that the same test strategy is employed for design validation, manufacturing and maintenance tests, and concurrent error detection. This unification of off-line and on-line tests has already been attempted for digital circuits and it offers the advantage of serving to all phases of a system lifetime.Market pressure originating from the high costs of analog and mixed signal testing has resulted in renewed efforts for the test of analog parts. In this paper, off-line and on-line test techniques for fully differential analog circuits are presented within an unified approach. The high performance of these circuits makes them very popular for many applications, including high safety, low voltage and high speed systems.A test master compliant with IEEE Std. 1149.1 is described. The Analog Unified BIST (AUBIST) is exemplified for linear and non-linear switched-capacitor circuits. High fault coverage is achieved during concurrent/on-line testing. An off-line test ensures the goal of self-checking circuits and allows the diagnosis of faulty parts. The self-test of the AUBIST circuitry is also considered.This work is part of AMATIST ESPRIT-III Basic Research Project, funded by CEC under contract #8820.     

A novel test compression algorithm for analog circuits to decrease production costs

Minimizing the manufacturing test time for ICs is one of the main keys to reducing the product cost. We introduce a methodology for automated test compression for electrical stress testing of analog and mixed signal circuits. This methodology optimally extracts only portions of a functional test that electrically stress the nets and devices of an analog circuit. We model test compression as a problem of optimizing functional of the transient response. We present a random tree based approach to find the minimum for these computationally hard integrals, which corresponds to the optimally compressed analog test. We demonstrate with an op-amp, VCO, and CMOS inverter that the method consistently reduces the length of each test by an average of 93%. Our technology can compress tests in the presence of process variation and utilize parallel processing to speed up the compression algorithm.     

基于PC104总线高精度数据采集板卡硬件的设计

基于PC104总线,采用先进的现场可编程门阵列（FPGA）^[1]器件制作的数据采集板卡,实现数据的高速采集。经试验测试表明,该数据采集板卡具有高速数据采集,此外PCI04总线接口具有良好的数据传输能力,能满足高速信号传输的要求。     

高速密集多路光电信号的并行采集与控制

针对激光光幕坐标靶测试中控制器I/O口不足的问题,提出现场可编程门阵列(FPGA)和单片机相结合实现高速密集多路光电信号的并行采集与控制.采用FPGA作为光电开关信号数据的采集和存储装置,单片机控制FPGA的工作,并处理、显示数据.对7.62 mm弹丸的过靶坐标进行了测试实验,结果证明,基于FPGA和单片机的高速密集多...     

RapidIO技术在高速信号处理系统中的应用

RapidIO具有传输速度高、可靠性强、灵活性好、实现复杂度低的优点,可广泛应用于高速、海量数据传输等应用中。针对FMCW SAR系统实时性要求高、数据量大、传输率高的需求,提出了基于Ra-pidIO的信号处理系统数据传输方案。该方案以TI的高性能多核DSP TMS320C6678和Xilinx的Virtex6系列FPGA为RapidIO的互连设备实现高速数据传输,设备之间采用四路单通道的数据传输方式。测试结果表明,数据传输速度接近理论极限速度。在实际工作状态下能够满足FMCW SAR信号处理系统的数据传输要求。     

Lateral MOS-gated power devices-a unified view

The authors present a unified view of lateral MOS-gated power devices based on the underlying device physics. This unified view facilities a qualitative understanding of the relative merit of different devices and their performance. Various MOS-controlled power and high-voltage devices can be viewed in a unified approach depending on the type of MOS gate control of the main current flowing through the device. The majority-carrier devices tend to favor speed over on-resistance. The mixed (bipolar-type) devices tend to favor lower on-resistance than speed. Hybrid devices are between these two extremes. Specifically, for high-frequency, high-voltage, and low-current applications the lateral DMOS (LDMOS) transistor is the device with the most desirable characteristics. At lower switching frequency and low-to-moderate current levels, the lateral IGBT (LIGBT) provides the same functionality with substantial areas savings. Lateral MOS-controlled thyristors (LMCTs) are suitable for low switching speed, high current applications     

基于ATE的8位超高速ADC动态参数测试

提出了一种采用Advantest 93000型自动测试设备,配合外挂高性能信号源SMA 100A,对8位1.5 GS/s超高速ADC进行动态参数测试的方案。该方案使用外挂信号源,提供采样时钟和模拟输入信号,解决了93000与外部信号源之间输入信号不同步,以及两者频率差异导致的采样不稳定问题,有效提升了93000测试超高速ADC动态参数的能力,可广泛应用于超高速ADC量产测试。     

T2000高速接口测试解决方案

应对PC中数据的高速传输以及HDTV等消费类应用中的高格式数据传输,各种高速接口被广泛应用,而这些高速接口芯片在ATE系统上的测试遇到了很大挑战,ADVANTEST以6GSPM结合开放式模块架构的T2000测试系统提供了高效低成本的测试解决方案,可以应对HDMI等各种高速接口的测试要求,人性化的操作界面还为编程和调试提供了极大的便利。