一种伪随机开关动作的自稳零运算放大器

设计实现了一种低失调、高增益的轨到轨运算放大器(运放),整体电路主要包含带隙基准、环形振荡器、伪随机信号发生器、主运放以及调零辅助运放。采用时间交织结构的自稳零技术降低了运放的输入失调电压,通过主运放与辅助运放增益相叠加的方式获得高增益。为了改善自稳零运放开关动作所引起的互调失真现象,设计了一种伪随机信号发生器,用于控制自稳零运放的开关动作,以一种非固定周期的伪随机时序信号代替传统的周期性时序信号,避免了由MOS开关管周期性动作引入的二次谐波甚至多次谐波,改善了运放的调零效果,消除了输出信号中的互调失真。基于0.5 μm CMOS工艺完成了整体电路的设计与流片,电路仿真与芯片实测数据均达到较好效果。在电源电压5 V,环境温度25 ℃条件下,实测输入失调电压为0.6 μV,输入偏置电流小于10 pA,开环增益为140.8 dB,共模抑制比为138.4 dB,电源抑制比为142.9 dB,该电路可用于高精度信号采集和调理。     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。     

一种用于传感器模拟前端的可编程增益放大器

基于华虹0.18μm CMOS工艺设计了一款用于传感器模拟前端的可编程增益放大器(PGA),其整体采用全差分结构来抑制传感器输出的共模噪声、直流分量以及供电电源的输出噪声。该电路由仪表放大结构轨对轨输入级、轨对轨自动调零全差分运算放大器、数字控制电路以及直流分量消除电路这四个部分构成,同时采用连续时间自动调零校准技术来降低其输入失调电压。PGA的放大倍数为5 bit调节,共12个档位,分别为1,2,4,8,…,1024,2048倍。在3.3 V电源电压下,PGA输入输出摆幅为0.2～3.1 V。在输入500 mV的直流分量条件下,在-40～125℃的温度范围内,可将直流分量抑制到47.6μV。通过Virtuoso软件进行电路设计、版图绘制以及仿真验证,后仿真结果表明,在进行100次蒙特卡罗仿真下,电源抑制比和共模抑制比在1 kHz处的平均值分别约为110.3 dB和116.1 dB,输入失调电压的1σ值约为21.3μV。     

一种基于PJFET输入的高压摆率集成运算放大器

基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用p沟道结型场效应晶体管(PJFET)共源结构,有利于减小输入偏置电流,提高信号接收的灵敏度,实现高输入阻抗、低偏置电流、低输入失调电流和高压摆率。增益级采用常规的共射放大电路结构。输出级采用互补推挽输出结构,提升了驱动负载的能力,并克服交越失真。测试结果表明：在电源电压±15 V、25℃环境温度下,开环电压增益为114.49 dB,正压摆率为12.33 V/μs,负压摆率为-9.76 V/μs,输入偏置电流为42.52 pA,输入失调电流为4.23 pA,输出电压摆幅为-13.56～14.16 V,共模抑制比为105.56 dB,电源抑制比为107.91 dB。     

高阻抗低漂移运算功能块

本文对一种共源-共栅串接差分输入级运算放大器的等效输入噪声电压、失调电压温漂、共模抑制比和电源电压抑制比等参数进行了详细的分析。据此而批生产的高阻抗运算功能块的失调电压温漂可低于1μV/℃;低频(0.01～1Hz)噪声峰-峰值低于1.5μV;共模抑制比大于120dB;电源电压抑制比大于100dB。     

一种低电压恒定跨导轨到轨运算放大器的设计

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ~(-1),共模抑制比为123 dB,输入共模信号范围为0～2.8V,输出电压摆幅为0～2.8 V。     

一种用于水听器电压检测的模拟前端电路

提出了一种用于水听器电压检测的模拟前端电路,包括低噪声低失调斩波运算放大器,跨导电容(gm-C)低通滤波器,增益放大器三部分主体电路;低噪声低失调斩波运算放大器用于提取水听器前端传感器输出的微弱电压信号;gm-C低通滤波器用于滤除电压信号频率外的高频噪声和高次谐波;最后经过增益放大器放大至后级模数转换器的输入电压范围,输出数字码流;芯片采用台积电(TSMC)0.18μm单层多晶硅六层金属(1P6M)CMOS工艺实现。测试结果表明,在电源电压1.8 V,输入信号25 kHz和200 kHz时钟频率下,斩波运放输入等效失调电压小于110μV;整体电路输出信号动态范围达到80 dB,功耗5.1 mW,满足水听器的检测要求。     

一种基于衬底偏置的超低压CMOS运算放大器

本文研究了基于衬底偏置MOSFET的阈值电压可调节特性及其低压特性,通过对所有MOSFET衬底偏置设计实现了超低压两级运算放大器.在0.8V的电源电压下,该运放的直流开环增益为89dB,相位裕度为67(,失调电压约为737.5μV,其单位增益带宽(GB)为440kHz,输入共模范围为65.3～734.1mV,输出电压范围为53.3～737.3mV.     

一种基于BiFET工艺的高输入阻抗运算放大器

针对CMOS运算放大器存在的输入失调电压高、噪声性能差等问题,提出了一种基于双极结型场效应晶体管(BiFET)工艺的高输入阻抗运算放大器。采用P沟道JFET差分对作为输入级,实现了pA量级的极低输入偏置电流/失调电流和nV/Hz量级的极低输入噪声电压谱密度。采用双极晶体管构成的共集-共射增益级和互补推挽输出级,实现了100 dB的开环增益、10 V/μs的输出电压转换速率和10 MHz的带宽。该运算放大器适用于对微弱模拟信号的采集和放大。     

衬底驱动MOSFET特性分析及超低压运算放大器设计

讨论分析了衬底驱动MOSFET的工作原理、频率特性和噪声特性，并对其低压特性进行了分析和仿真．基于PMOS衬底驱动技术，设计实现了超低压运算放大器．在0.8V电源电压下，运算放大器的直流开环增益为74dB，相位裕度为66°，失调电压为940μV，输出电压范围为110～798mV．     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

一种低噪声精密运算放大器

基于40 V标准双极工艺,设计了一种低噪声精密运算放大器电路。该电路主要用于高精度、高分辨率系统。介绍了运算放大器总体架构以及工作原理,对低噪声精密运算放大器设计关键技术,如输入偏置电流降低、频率稳定性补偿、输入失调电压降低等,进行了分析。利用Spectre软件进行了仿真,并进行了流片验证。对芯片进行了实际测试,结果显示,在±15 V工作电压条件下,该放大器的输入偏置电流为2 nA,输入失调电压为10 μV,大信号电压增益为132 dB,共模抑制比为135 dB,电源抑制比130 dB。电路满足高精度、高分辨率、低噪声等各种场合的应用需求。     

12Gbit/s用于光纤传输系统的0.5μm SiGe HBT限幅放大器

文章介绍了一种用IBM公司0．5μm SiGe BiCMOS HBT工艺设计的12Gbit／s用于光纤传输系统的限幅放大器。整个系统包括一个输入缓冲级、三个放大单元、一个用于驱动50传输线的输出缓冲级和一个失调电压补偿回路。采用3．3V单电源供电，功耗只有150mW，小信号增益大干35dB，在40dB的输入动态范围内输出电压幅值可以保持800mVpp恒定。     

衬底驱动MOSFET特性分析及超低压运算放大器设计

讨论分析了衬底驱动MOSFET的工作原理、频率特性和噪声特性,并对其低压特性进行了分析和仿真.基于PMOS衬底驱动技术,设计实现了超低压运算放大器.在0.8V电源电压下,运算放大器的直流开环增益为74dB,相位裕度为66°,失调电压为940μV,输出电压范围为110～798mV.     

一种低失调运算放大器的设计

基于Bipolar工艺设计,结合激光修调技术,实现一种四通道、低失调、低功耗、高增益的运算放大器。电路整体结构包含：基准偏置电路、差分输入及偏置补偿电路、中间级电路、输出及过流保护电路。输入级选择差分输入结构,采用输入偏置补偿设计,降低了输入失调电压和偏置电流;中间级采用射随器结构,结合密勒补偿电容及零点电阻,提高电路的稳定性;输出级采用B类的输出结构,结合过流保护设计,增加电路的安全性。电路封装后测试：输入失调电压10μV,输入偏置电流0.5nA,大信号电压增益130 dB,电源电流2.4mA,增益带宽积1.5MHz,噪声电压7.34nV/√Hz。     

一种0.8V衬底驱动轨对轨运算放大器设计

采用衬底驱动技术设计低压低功耗轨对轨运算放大器。输入级采用衬底驱动MOSFET,有效避开阈值电压限制,将电源电压降至0.8V,实现低压下轨对轨共模输入范围。增加衬底驱动冗余差分对及反折式共源共栅求和电路实现恒定跨导控制,消除共模电压对输入级跨导的影响,输出采用前馈式AB类输出级,以提高动态输出电压范围。基于标准0.18μmCMOS工艺仿真运放,测得输出范围0.4～782.5mV,功耗48.8μW,电源抑制比58dB,CMRR65dB,直流开环增益63.8dB,单位增益带宽2.4MHz,相位裕度68°。版图设计采用双阱交叉空铅技术,面积为97.8μm×127.6μm。     

一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器

设计了一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器.输入级采用PMOS差分对结构,通过电荷泵产生高于电源电压的输入级内电源,使运放在轨到轨输入范围能正常工作并保持输入跨导恒定.电荷泵电路所需的时钟信号通过内部振荡器电路产生,再通过电压自举电路和时序电路产生所需电平的非交叠开关控制信号,最后利用时间交织结构输出连续稳定的高压内电源.在电荷泵实现中还采用了辅助开关结合跟随运放的结构降低了主开关在切换时的毛刺.该运放在折叠式共源共栅结构中使用增益自举结构提高了总体增益,输出级采用class AB类输出结构实现轨到轨输出.该运算放大器基于0.5μm CMOS工艺完成电路与版图设计,仿真结果表明,在5 V电源电压下,直流增益为150.76 dB,单位增益带宽为53.407 MHz,相位裕度为96.1°,输入级跨导在轨到轨输入共模范围内的变化率为0.001 25%.     

一种基于衬底驱动MOS技术的超低压运算放大器

设计了一种工作于 0 .8V电源电压下与标准 CMOS工艺兼容的超低压运算放大器 ,对其电路结构和原理进行了分析。该放大器基于衬底驱动技术 ,采用衬底驱动 PMOS差分对作为输入级实现了 74d B的直流开环增益 ,66°的相位裕度 ,940μV的失调电压和 1 1 0～ 798m V的输出电压范围     

一种基于衬底驱动的亚1V轨至轨运放设计

基于衬底驱动技术,本文设计了一种亚1V Rail-to-Rail运算放大器.在差分对衬底端加信号避开低压环境MOS管阈值电压限制,运用局部正反馈技术来增加增益和带宽.在0.8 V电源电压,18pf的电容负载下用Hspice仿真,结果表明:直流增益达74.1 dB,相位裕度为62o,单位增益带宽为4.56 MHz,输出范围达2.72～782.17 mV,失调电压仅为12 μV,功耗为144.2 μW.