基于FPGA的高性能信号源模块设计

在深入分析直接数字合成（DDS）原理的基础上,提出了在FPGA上嵌入DDS技术实现高性能信号源模块的设计方案。该方案采用了一种基于FPGA的高速48位DDS相位累加器优化方法,利用高速SRAM和ROM相结合的方式大幅度提高信号源的波形存储深度。选用超高速低失真16位D/A转换芯片AD9726,设计了基于椭圆函数的低通滤波器并给出其仿真结果。测试表明,该信号源模块具有高速度、高分辨率和低失真等特性。     

基于Xilinx FPGA IP CORE的可调正弦信号发生器设计

针对传统基于FPGA设计直接数字式频率合成器(DDS)的方法存在的代码量且使用较多的FPGA逻辑资源的不足,本文提出了一种基于Xilinx FPGA IP CORE的DDS设计方法,直接调用已封装好的DDS core,无需编写DDS程序代码,只需熟悉core的接口定义和操作方法.实际应用表明,该方法能够大大提高设计效率且使用较少的FPGA资源,可以实现信号频率、相位和幅度的程序控制,输出信号具有失真度低、稳定度好、分辨率高等优点.     

基于FPGA的直接数字频率合成器的设计

利用FPGA设计一个频率和相位均可控的具有正弦波、方波、三角波输出的直接数字频率合成器(DDS)。DDS主要由相位累加器、波形存储器、D/A转换器和低通滤波器组成,其核心模块相位累加器是通过VHDL语言实现。实验结果表明,所设计的DDS输出波形的频率值与理论值相吻合,所合成波形精度较高,符合原设计提出的要求。     

一种新型的DDS抗杂散结构及其硬件实现

简要地分析了直接数字合成(Direct Digital Synthesizer)技术的频谱特点,并讨论了DDS杂散的来源和特点。在此基础上介绍了一种新的DDS结构,即采用扰码技术来抑制DDS相位舍位杂散。并用CPLD技术对这种新型抗杂散结构进行了实现,最后结合计算机仿真和实际测量结果证明了这种方法的有效性。     

基于DDS技术的波形发生器ROM压缩优化算法

针对DDS芯片因存储空间开销大导致功耗增加,可靠性降低的问题,设计了一种对直接数字频率合成（DDS）波形发生器在现场可编程门阵列（FPGA）上的ROM存储空间压缩优化算法。在不改变波形精度的前提下,通过存储幅度序列的相对增量来减少波形数据位宽的方式对ROM进行压缩,再利用幅度累加器就可以还原出真实的幅度序列。在Quartus II 13.0开发环境下搭建工程,并在FPGA开发板上测试通过。经过测试,该DDS信号发生器可产生五种不同的波形,共占据存储空间9240bit。结果表明,这种DDS优化算法比传统DDS波形发生器节省资源96%以上,能够减少系统功耗,提高系统运行速度。     

基于SOC与DDS的SPWM波形产生研究

介绍了DDS（直接数字频率合成器）和PWM（脉宽调制）的基本原理,并且利用DDS芯片AD9833设计了一个DDS电路,可在一块芯片上包含一个采用28位相位累加器的数控晶振、一个正弦ROM以及一个10位数模转换器。利用DDS与C8051F020对PWM波形进行优化,从而对基于DDS的PWM波形的产生进行研究和探索。并且针对输出电压波形总谐波含量小,稳压、稳频精度高的特点,设计了110V,60Hz,10kW的进口设备可使用的电源。     

基于DDS/SOPC的多路可调谐波信号发生器

设计了一种基于直接数字频率合成/可编程片上系统(DDS/SOPC)技术的多路可调谐波信号发生装置。该装置的谐波信号采用DDS技术,利用相位累加器和波形存储器构成的数控振荡器输出周期性的波形幅度数据,再经过数模转换器、低通滤波器和功率放大器,实现了三相电压幅度、谐波含量、路数均可调的功率信号。系统设计时将DDS模块和Nios软核处理器控制模块集成到单片现场可编程门阵列(FPGA)芯片内部,系统软件采用超高速集成电路硬件描述语言(VHDL)编程,使系统具有良好的可扩展性。测试表明,装置的频率分辨率达到1 Hz,输出基波频率范围在0～100 Hz,精度达到0.5%。     

任意波形发生器的研究与设计

在任意波形发生器设计中,DDS技术具有成本低、功耗小、分辨率高和切换时间快等优点,但波形形状任意可编辑性较差;软件无线电技术可产生任意复杂波形,但切换时间慢。采用DDS和软件无线电相结合的技术,正弦波、三角波、方波等普通信号的产生用DDS实现;复杂无规则波形信号的产生用软件无线电实现;最后任意波形发生器通过波形存储器、相位累加器、取样时钟发生器、地址发生器等硬件平台设计和软件波形算法设计来共同完成。     

基于DDS的宽带雷达信号产生技术研究

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位.本文主要介绍了基于DDS的宽带雷达信号产生的几项关键技术,提出了一种宽带捷变雷达信号的产生方案,并详细介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法.利用Altera公司Cyclone系列芯片并采用线性插值法进行设计与仿真,不仅很方便地产生了线性调频信号(LFM),并且所产生的信号具有频率分辨率高、频率转换速度快以及相位噪声低等优点.理论分析和计算机仿真结果均验证了该方案的正确性和有效性.     

基于FPGA和DDS技术的步进电动机速度控制器

介绍了一种基于现场可编程门阵列(FPGA)和直接数字频率综合(DDS)技术的步进电动机速度控制器纯硬件设计方法,完全独立于主机运行。应用DDS技术可实现相位连续的快速频率切换。FPGA设计硬件结构具有可重构性,详细介绍了各子电路的设计原理,并给出了仿真结果。     

三相矩形母线相电感的计算

以三相母线平均相电感的计算公式为基础,推导了三相矩形母线相电感的计算公式。该公式能计算具有分裂导线的三相矩形母线的平均相电感,计算实例说明了该公式的有效性和准确性,对解决各种类型母线的相电感工程计算问题具有参考价值。     

相位噪声测量中环路滤波器研究与实现

环路滤波器是鉴相法测量相位噪声系统中决定相位噪声提取性能的重要部件,采用数字实现方法时,测量系统分析带宽和锁相环路工作要求决定了该滤波器为极窄带宽滤波器。针对高性能极窄带宽的设计要求,通过理论分析,提出了适用于相位噪声测量系统的分级多相抽取数字滤波器结构。该结构采用了多级抽取、多相结构、存储器优化、乘法器优化等改进方法。论文中对优化后的滤波器结构与现有滤波器实现结构分别在FPGA中进行实现。通过比较两者实验结果,给出的极窄带宽滤波器分级多相实现结构在达到系统指标要求的条件下,占用资源为传统结构的33．8％,计算量为传统结构的54．5％。     

分相式交流接触器的控制技术

为了提高接触器的电寿命、带载能力和分断能力,提出分相式交流接触器控制技术。采用三相接触器分相式控制,在不改变现有小容量接触器结构参数的条件下组成大容量接触器,研制了分相式交流接触器控制器。其具有电流过零点检测功能,可实现主回路三相电流微电弧分断控制,使触头在微弧或者少弧的情况下分断负载电流,且给出分相控制的微电弧分断试验波形。试验结果表明,技术可有效地减少触头的损耗,能提高接触器的电寿命和分断能力。     

改进的基于频谱分割的InSAR绝对相位确定方法

在利用干涉合成孔径雷达重建数字高程模型的过程中,需要对干涉相位解缠,并估算残余相位模糊数确定绝对相位。频谱分割法是一种利用干涉相位与载频正比关系来确定绝对相位的频域估计算法,然而在估算残余相位模糊数时,不能有效地去除噪声点,算法精度受限。该文对频谱分割法提出了改进：通过设计合理的带通滤波器,来减小系统噪声和去相干因素对高低载频干涉相位的影响,然后根据干涉相位的分布特性,提出了聚类取整法来估算残余相位模糊数,进而确定绝对相位。与传统的频谱分割法相比,改进算法不仅提高了绝对相位的估计精度,还具有较高的运算效率。最后利用ENVISAT ASAR的实测数据验证了改进算法的有效性。     

相位式激光测宽仪的设计和实现

自60年代初期激光的出现,激光测距取代了传统的测距方法成为测距系统的主流.本文所设计的激光测宽仪实际上是在激光测距的基础上实现双向测量,是激光测距的一个应用,旨在设计一套体形轻巧、性价比高、测距精度较高的双向测距系统,所采用的是相位法,即对半导体激光器直接调制使激光连续发射,通过测量往返信号之间的相位差实现距离的测量.文中采用了直接数字频率合成技术(DDS),保证了主振和本振频率的准确性也避免了传统测距系统中正弦发生信号所出现的频率漂移和相位抖动等问题,实验结果比较理想.     

储热材料研究现状及相变储热研究进展

储热作为一种具有广阔前景的规模化储能技术,可有效缓解能源供求不匹配、优化能源结构。综述了近几年来关于化学储热、显热储热和相变储热(潜热储热)的材料体系、制备工艺及性能特点,对各种储热材料的组成、结构、性能特点、面临的困难、应用前景及发展趋势进行了分析讨论。其中,利用相变材料在相变过程中,吸收或放出相变潜热来进行能量储存与释放的相变储热反应易于控制、安全可靠且具有高能量密度。基于此,进一步对相变储热的分类、储热系统强化传热技术以及应用等方面的研究进展进行了总结。     

考虑光伏选相投切的低压配电网三相平衡优化

单相光伏电源的接入通常会引起低压配电网(LVDN)的三相不平衡度增大.针对当前负荷换相困难以及光伏协调控制在三相四线制LVDN中的适用性问题,提出了 LVDN三相平衡优化模型.基于三相四线制系统的节点导纳矩阵,以注入电流不平衡量建立LVDN的潮流方程,以三相不平衡度最小为目标,建立考虑光伏选相投切、光伏逆变器无功调节和...