CMOS PLA自动版图设计系统

ＰＬＡ自动版图设计系统可以使设计者快速地得到时宏单元，从电路盒物理版图的细节中解放出来。由于ＰＬＡ较低的设计费用和可编程的特点，设计系统对于实现电路中的控制部分十分有效。     

可编程逻辑器件在测控电路中的应用与设计

本文论述了在测控电路中使用可编程逻辑器件（ＰＬＤ）的意义与优越性；利用逻辑设计软件ＡＢＥＬ进行了大型变压器油温控制器通用阵列逻辑（ＧＡＬ）的设计与开发。     

人机结合改善标准单元芯片设计

介绍了一种专用译码电路的芯片设计。该电路采用正向设计方法，共设计主要表现为两个方面；逻辑电路设计和版图设计。简单介绍了电路的逻辑设计；详细描述了采用人机结合的方式，在自动布局布线系统设计的基础上进行人工干预的版图设计方法。     

一个电路版图自动设计系统

本文描述一个电路版图的自动设计系统。它将具有高级设计描述的模块分解成规模较小、易处理的单元，通过对单元进行平面规划、合理安置和多次转换后，自动地产生这些单元版图的ＣＩＦ文件。这是一个完全自动地将高级设计描述的电路转换成电路几何描述的过程．     

用版图自动生成器设计浮空场板

本文基于ＣＩＦ版图格式的数据结构,开发了一个高压功率器件的版图自动生成器,并利用该软件设计了一个具有双层浮空场板的高压功率ＬＤＭＯＳ的版图．通过实验测试,其结果达到了预先设计６００Ｖ的要求．并且在器件单元横向尺寸优化值给定的情况下,大大地缩短了功率器件的设计周期     

基于SRAM的可重配置电路

基于ＳＲＡＭ的可重配置ＰＬＤ（可编程逻辑器 件）的出现,为系统设计者动态改变运行电路中ＰＬＤ的逻辑功能创造了条件。ＰＬＤ使用ＳＲＡＭ单元来保存它的配置数据决定了ＰＬＤ内部互连和功能,改变这些数据,也就改变了器件的逻辑功能。由于ＳＲＡＭ的数据是易失的,因此这些数据必须保存在ＰＬＤ器件以外的ＥＰＲＯＭ,ＥＥＰＲＯＭ或ＦＬＡＳＨ ＲＯＭ等非易失存储器内,以便系统在适当的时候将其下载到ＰＬＤ中,从而实现在电路可重配置ＩＣＲ（Ｉｎ—ＣｉｒｃｕｉｔＲｅｃｏｎｆｉｇｕｒａｂｉｌｉｔｙ,在电路可重配置）。 如何实…     

可编程逻辑器件市场变中求发展

在ＩＣ设计领域中，可编程逻辑器件（ＰＬＤ）和现场可编程门阵列（ＦＰＧＡ）为设计工程师们提供了尝试（ｔｒｙ＆ｅｒｒｏｒ）法，并扮演着产品进入量产前的过渡角色，对ＡＳＩＣ帮助芯大，大大缩短了设计的进程。近年随着门集成度与工作速度的提高，不仅缩小了电路体积，而且提高了它的功能和保密性，使ＰＬＤ和ＦＰＧＡ产品更受重视。此外，这类产品的应用也从以往的国防科研单位，转变到以电视游戏机市场为主，近期因多媒体、工作站和通信等市场的蓬勃发展，人们对ＰＬＤ、ＦＰＧＡ的前景更加乐观。现在如果要用一个字来描述ＰＬＤ工业…     

Xilinx:与PLD结下不解之缘

３月中旬，全球领先的可编程逻辑（ＰＬＤ）解决方案厂商Ｘｉｌｉｎｘ为了在华拓展业务，中国／香港业务经理陆绍强来到北京，向业界介绍了ＰＬＤ及Ｘｉｌｉｎｘ公司的最新动态。不断成长的ＰＬＤ市场根据市场调查公司Ｉｎ－Ｓｔａｔ的调查，１９９７年世界ＰＬＤ市场的总销售额大约为２０亿美元，预期到２００２年可达４０亿美元。与此同时，分立逻辑器件市场却放慢了脚步，掩摸可编程门阵列收入将萎缩。在低端可编程逻辑市场，越来越多的设计者正从老式的ＰＡＬ（可编程阵列逻辑）器件转向密度更高、可提供从几百门到数千门电路的ＣＰＬＤ…     

具有边界约束的LSI模块版图自动生成系统

本文介绍了一个具有边界约束的大规模集成电路模块版图自动生成系统（ＡＭＧＣ）。ＡＭＧＣ的输入为模块的电路网表，输出为模块的ＣＭＯＳ版图数据。由ＡＭＧＣ自动生成的版图既符合用户的设计规则，也符合模块输入输出端口位置及长宽比等用户给出的约束条件。     

标准单元电路-版图设计自动优化技术

提出了一种标准单元的电路-版图设计自动优化技术.根据目标电学性能等确定电路中器件的参数值,然后根据参数变化微调现有的标准单元版图,快速自动生成符合设计规则的新版图.该技术可从新版图中获取电路寄生参数,对电路的电学性能进行评估,进一步提高电路-版图设计自动优化速度.测试表明,该技术既可以用于加速标准单元建库和设计移植,也可以支持对更高层的SOC设计进行延时和功耗的在位优化,加速设计收敛,可缩短开发周期.     

一种精密波形发生器

本文介绍了一种精密波形发生器的工作原理、电路设计、版图设计和制作工艺。该电路采用了模拟实验确定的优化单元电路结构,进行了计算机功能模拟,选用了合理的元件和版图布局,采用了对通隔离技术,并运用了肖特基势垒二极管和薄膜电阻等工艺。研制的电路功能多、性能良好,可广泛应用于计算机、自动控制、通信和测量等领域。     

Arrayed-Waveguide Layout for AWG Design

The key issue of the complex geometry for arrayed-waveguide grating(AWG)is the design of length difference.Conventional-type scheme and improved-type scheme of the ar-rayed -waveguide layout are proposed.For each scheme,the layout rules were given and one ex-ample was presented. At last ,the two schemes were compared with each other.     

Arrayed-Waveguide Layout for AWG Design

Ｔｈｅｏｐｔｉｃａｌｗａｖｅｌｅｎｇｔｈｄｉｖｉｓｉｏｎｍｕｌｔｉｐｌｅｘｉｎｇ（ＷＤＭ）ｎｅｔｗｏｒｋｓｙｓｔｅｍｉｓｖｅｒｙａｔｔｒａｃ－ｔｉｖｅｉｎｉｎｃｒｅａｓｉｎｇｔｈｅｔｒａｎｓｍｉｓｓｉｏｎｃａｐａｃｉｔｙａ...     

GEDS中的联机增量式设计规则检查及其实现

版图的联机增量式设计规则检查(IDRC)是指在版图设计过程中随设计的进行渐进完成版图设计规则检查.我们在版图交互编辑系统GEDS中嵌入并实现了一个IDRC过程.文中介绍了基本的设计规则检查算法和IDRC的实现策略.结合版图的分级设计还讨论了分级设计规则检查方法.     

布图CAD—模拟ASIC发展的关键

本文强调布图CAD技术对发展模拟ASIC的重要性和必要性。简述通用电路布图CAD各阶段内容及其算法。着重讨论模拟ASIC布图的特殊性及其典型模式。     

Design of a process-tolerant cell library for regular structuresusing symbolic layout and hierarchical compaction

A method to design cell libraries for macrocell layouts, which are constructed as an array of cells, is discussed. It is based on symbolic layout and a hierarchical compaction algorithm. This algorithm provides automatic terminal fitting and compacts cells in such a way that translated and mirrored cells are kept identical. The cells can be changed with a set of parameters by a macrocell generator. The compaction technique then guarantees that no design-rule errors occur for any combination of the parameter values. The method also allows easy adaptability to circuit techniques and layout rules. It can be applied to all regular hierarchical layout structures where constrained cells have to be designed. Once the library is established its cells can be used over and over again with different personality matrices for fast generation of correct layout