基于取样鉴相器的谐波混频低相噪PDRO设计

基于取样鉴相器设计了一款低相位噪声的谐波混频锁相介质振荡器(HMPDRO)。利用取样鉴相器中的阶跃二极管和肖特基混频二极管并联结构构建了谐波混频器。采用陶瓷介质振荡器(DRO)来保证载波较低的远端相位噪声。该电路在载波14.01GHz相位噪声分别为-109.8dBc/Hz@1kHz、-112.0dBc/Hz@10kHz、-113.5dBc/Hz@100kHz、-144.7dBc/Hz@1 MHz,杂波抑制80dBc。     

双频输出介质振荡器设计

利用负阻振荡的工作原理,使用ADS和HFSS仿真软件对K波段介质振荡器进行了仿真设计,加工并进行了测试,同时设计了一个双工器,使基波和谐波分别从两个端口输出。通过实测结果可以看出,双工器很好地起到了隔离作用。介绍了介质振荡器设计的重点,阐述了双工器的工作原理,分析了介质谐振器和微带线耦合的等效电路,最后给出了介质振荡器(DRO)的实测结果:在基波输出端口,输出功率为6.75 dBm,二次谐波抑制度为23 dBc,相位噪声为-96.28 dBc/Hz@100 kHz;在谐波输出端口,输出功率为1.86 dBm,基波抑制度为23 dBc,相位噪声为-87.65 dBc/Hz@100 kHz,达到很好的分离作用,达到预期效果。     

低相噪锁相介质振荡器研究

针对高的相位噪声指标要求,对取样锁相介质振荡器进行了研究.通过相位噪声分析,明晰了采用介质振荡器与取样锁相技术降低相位噪声的机理,并分别对介质振荡器与锁相环路进行了设计.设计中,应用HFSS与ADS对介质振荡器进行了联合仿真,体现了计算机辅助设计的优势.最终研制出17 GHz锁相介质振荡器,测试结果为:输出功率13.1 dBm;杂波抑制>70 dB;谐波抑制>25 dB; 相位噪声为-105 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-111 dBc/Hz@100 kHz,-129 dBc/Hz@1 MHz.     

Ku波段低相噪锁相介质振荡器

应用取样锁相技术对Ku波段低相噪锁相介质振荡器进行了研究,对取样锁相技术的工作原理和电路特性进行了分析,阐述了取样锁相环路的设计过程.对制成的实物进行了测试和调试,取得了预期的相位噪声指标.实验结果表明,该取样锁相源的频率为17GHz,输出功率≥10dBm,杂波抑制比≥70dBc,相位噪声-103dBc/Hz@1kHz, -107dBc/Hz@10kHz, -110dBc/Hz@100kHz, -128dBc/Hz@1MHz.     

锁相介质振荡器

锁相介质振荡器采用锁相稳频技术将介质振荡器的频率稳定在参考频率上。研制的一种X波段锁相介质振荡器,得到的性能指标如下：频率8.44GHz;相位噪声≤-80dBc/Hz@10kHz、≤-110dB/Hz@100kHz;输出功率≥10dBm;杂波≤-75dBc、谐波≤-30dBc。     

一种星载可配置输出频率的X波段载波源

针对国内星载数传发射机无法实现载波频率灵活可变的问题,提出了一种可配置输出频率的载波源方案。采用现场可编程门阵列(FPGA)和数模转换器(DAC)相结合,实现参考频率高精度可变且灵活配置锁相环(PLL)中鉴相器的鉴相频率,使载波源输出频率可程控配置。实测结果表明,载波源可实现任意配置X波段8.025～8.4 GHz的输出中心频点,相位噪声优于-66 dBc/Hz@100 Hz、-75 dBc/Hz@1 kHz 、-80 dBc/Hz@10 kHz、-95 dBc/Hz@100 kHz、-120 dBc/Hz@1 MHz,杂散抑制度优于-74 dBc,频率分辨率小于10 Hz。相关电路替代专用直接数字频率合成(DDS)芯片的功能,能适应空间应用环境。     

低噪声整数频率合成芯片的设计

设计了一个锁相环频率合成芯片。该芯片集晶体振荡电路、鉴频鉴相器、电荷泵、分频器、低通环路滤波器和压控振荡器(VCO)等电路于一体。详细分析了频率综合器中的各个关键模块,利用MATLAB软件优化环路参数,简化了电荷泵、VCO和片内环路参数的相关设计。最后,给出了芯片照片和流片测试结果,验证了设计方法和电路设计的正确性。该芯片在0.35μm CMOS工艺下进行了流片,测试结果表明,电源电压3 V,电流25 mA,芯片面积为5.4 mm2(3 000μm×1 800μm)。输出频率0.8~1.2 GHz,步进50 MHz,单边带相位噪声优于-106 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-115 dBc/Hz@100 kHz,-124 dBc/Hz@1MHz,-140 dBc/Hz@10 MHz。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。     

50 MHz低噪声Colpitts石英晶体振荡器设计

该文在振荡器Leeson模型的基础上分析了有载品质因数（QL）对振荡器相位噪声的影响,且通过分析Colpitts振荡电路得到了其QL的表达式,明确了QL与电路参数的精确关系。并用安捷伦ADS软件对50 MHz Colpitts晶体振荡器的相位噪声进行了仿真,根据仿真结果在提高QL的基础上设计了一晶体振荡器样机,样机采用AT切三次泛音、49U电阻焊封装的晶体谐振器,其无载品质因数（Q0）为1.45×105。经测试得到其相位噪声指标优于-107 dBc/Hz@10Hz、-134 dBc/Hz@100 Hz和-152 dBc/Hz@1 kHz。实验结果表明,基于提高QL设计低相噪晶体振荡器的方法是可行的。     

低相位噪声微波频率源的研究

通过对微波频率源相位噪声的分析,针对一个C波段微波频率源低相位噪声的要求,对比分析了直接倍频、数字锁相以及高频鉴相之后再倍频三种方案之间的相位噪声差别。最终得出采用直接在超高频(UHF)波段对输入信号进行模拟鉴相并锁定之后再倍频才能达到所要求的相位噪声指标。对制成的样品进行了测试,取得了预期的相位噪声指标。该C波段微波频率源的相位噪声可以达到:≤-120 dBc/Hz@1 kHz,≤-125 dBc/Hz@10 kHz,≤-130dBc/Hz@100kHz,≤-140 dBc/Hz@1 MHz。直接在UHF波段进行高频鉴相的技术,通过提高鉴相频率大幅降低了微波锁相频率源的相位噪声。     

一种VHF频段具有抗振性能的晶体振荡器的设计

描述了一个100.0 MHz的石英晶体振荡器的设计和性能,提出了一种在振动条件下获得较好相位噪声性能的方法。测试结果表明:在静止状态下,晶体振荡器的相位噪声为:-143.0 dBc/Hz@1 kHz,-156.8 dBc/Hz@10 kHz;在任一方向的随机振动条件下,晶体振荡器的相位噪声优于-137.4 dBC/Hz@1 kHz,-150.9 dBC/Hz@10 kHz。     

Ku波段介质锁相抗振频率源研制

提出了一种混频介质锁相的方案,对Ku波段的发射信号进行一次混频锁相得到Ku波段的本振信号,实现了本振信号与发射信号的相位同步。电路设计采用了低噪底鉴相芯片和自主设计的低相噪Ku波段介质压控振荡器(DRVCO)。结构设计中充分考虑抗振动性能,并用ANSYS软件对结构进行力学仿真,达到很好的抗振动效果,组件外形尺寸为110mm×65mm×13mm。测试结果表明,静态下该Ku波段频率源输出功率12dBm,杂波抑制比≥70dBc,相位噪声-91dBc/Hz/@1kHz,-105dBc/Hz@10kHz;振动条件下1kHz、10kHz处相位噪声恶化不超过3dB。     

ADF4111在锁相式频率源中的应用

为了得到射频接收机中稳定的频率源,设计了一种以ADF4111为核心的锁相式频率源,采用单片机进行控制。介绍了锁相环芯片ADF4111的基本结构、工作原理及其编程控制过程,同时介绍了环路滤波器和压控振荡器的设计。测试表明该频率源的工作频率为754 MHz～764MHz,频率步进为100kHz,相位噪声优于-90dBc/Hz@10kHz、-110 dBc/Hz@100kHz,输出功率为6dBm。     

一种L频段快速跳频频率合成器的设计和实现

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9851和集成锁相芯片ADF4112、4106构建的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析、仿真和试验,从仿真和实际测试结果看,该频率合成器达到了设计目标。该频率合成器能在L波段上实现每赫兹频率步进,相位噪声能满足-73dBc/Hz@1kHz、-83dBc/Hz@10kHz、93dBc/Hz@10kHz,杂散优于-60dBc,频率转换速度优于为50μs。     

基于LTCC 技术的Ka 波段频率合成器

本文介绍了把LTCC 技术和频率合成技术结合起来实现的Ka 波段频率合成器,采用带小数分频的双环结构同时实现了低相位噪声和高频率分辨率,并结合LTCC 技术,在表面安装有源器件,无源器件集成在基片内部,这样可以进一步提高系统集成度,实现小型化目标。该频率合成器输出频率为34.8GHz-35.2GHz,步进2MHz, 相位噪声为-5dBc/Hz@1kHz,-80dBc/Hz@10kHz,-90dBc/Hz@100kHz,通过合理布局,该频率合成器面积仅为42mm×49mm,与文献[2]相比面积缩小了37%。     

一种低相噪频率综合器设计

针对军事、工业、通信等许多领域对高精度、高分辨率、低相噪频率综合器的需求,分析了影响频率综合器相噪特性的主要因素,设计了一种窄带锁相环滤波器,用于两级小数分频锁相环级联组成的频率综合器之间进行降噪,使前级锁相环相噪特性对后级锁相环恶化相噪特性的影响得到很好的抑制,该窄带锁相环滤波器采用4个不同频率低相噪VCXO切换作为后级锁相环的鉴相频率,使频率综合器输出信号频率与整数边界的距离大于后级锁相环环路带宽且尽可能的远,有效抑制了频率综合器输出信号中整数边界杂散(IBS)功率,改善了频率综合器的相噪性能,对频率综合器输出622.08MHz(用于雷达)、1561.098MHz(用于北斗)信号的相位噪声分别为:-96dBc/Hz@100Hz,-105dBc/Hz@10kHz和-91dBc/Hz@100Hz,-100dBc/Hz@10kHz。     

3.1~4.9 GHz宽带低相位噪声频率源的研制

基于LTC6946-2频率合成器设计了3.1~4.9 GH频率源,给出了参数设计过程和实物测试结果。该频率源具有宽带、低相位噪声、低杂散、低成本和占用面积小等特点。经过硬件调试达到的主要指标为:输出频率3.1~4.9 GHz,步进10 MHz,相位噪声优于-97.8 dBc/Hz@1 kHz和-99.3 dBc/Hz@10 kHz,杂散优于-90 dBc。     

低相噪全相参毫米波频率合成源研究

研制出一种小步进全相参毫米波频率合成源.本振部分,对直接数字式合成频率、参考分频比和环路分频比进行三重调节,抑制了直接数字频率合成的杂散,提高了频率分辨率;发射部分,采用二次混频电路,避免了调谐电压预置,简化了电路,并保证了发射信号和本振信号相参.该系统输出在Ka频段,带宽400MHz,步进<1MHz.测试相噪<-90dBc/Hz@10kHz、-97dBc/Hz@100kHz,杂散为-60dBc,跳频时间<15us.     

一种低相位噪声CMOS晶体振荡器的设计

运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。     

一种低相位噪声的毫米波压控振荡器

基于推推振荡器结构设计了一种低相位噪声的毫米波压控振荡器,相比传统采用直接振荡和倍频实现的振荡器,该振荡器具有体积小、相位噪声低及电路简单等优点.振荡器中的谐振电路采用多级串联谐振,电感采用微带线的形式,提高了谐振器的品质因数,进而降低了振荡器的相位噪声,且在谐振电路通过微带耦合方式实现了基频输出.基于GaAs异质结双极晶体管(HBT)工艺对振荡器进行了设计和流片,芯片尺寸为1.8 mm×1.4 mm.在5V工作电压和0～13 V调谐电压条件下,振荡器的输出频率为42.1～46.2 GHz,电流为120 mA,输出功率为1 dBm,1/2次谐波抑制大于15 dB,相位噪声为-60 dBc/Hz@10 kHz、-85 dBc/Hz@100 kHz和-105 dBc/Hz@1 MHz.