基于DDS技术正弦信号发生器的设计

为了能够方便地产生波形平滑、频率稳定的正弦信号波形,提出了一种基于DDS技术的正弦信号发生器的设计方法。介绍了DDS技术在波形产生功能电路中的应用,并对FPGA实现DDS功能做了具体的说明。介绍了DDS技术的基本原理,论述了基于FPGA实现正弦/余弦信号发生器和32位序列信号发生器的设计方案。最后,实验结果表明:采用该方法设计的正弦波形发生器输出的波形与传统的正弦波形发生器相比,具有波形平滑、波形稳定度高、频率稳定度和分辨率高等诸多优点。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

垂直偏移量任意可调的信号发生器的FPGA实现

基于FPGA和直接数字频率合成（DDS）技术,提出一种以软件方法实现波形信号垂直 偏移量任意可调的信号发生器的设计方案,通过引入除法器、加法器、数据取反 器实现对波形信号的幅度调节和垂直偏移量调节。采用FPGA芯片EP1C12Q240C8实验 验证了该波形信号发生器不需要外加硬件电路就可以实现对输出波形垂直偏移量的任意调节 ,且能灵活改变输出波形信号的幅度、相位和频率。     

可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成(DDS)原理、可编程片上系统(SoPC)技术和Avalon总线规范,结合软件编程技术,设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器.该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计.给出了4种设计波形与实际输出波形的测试验证结果.在该信号发生器运行时,通过PC端上位机软件可十分方便且实时地更新波形,并通过函数方式与图形方式相结合,真正实现任意波形信号的产生.     

基于FPGA的单片移相信号发生器的设计

介绍了以FPGA为核心器件,采用Verilog HDL作为硬件描述语言的移相信号发生器的设计。该移相信号发生器以DDS模型作为基本原理,利用FPGA的嵌入式存储器块作为波形数据的存储单元,最终通过D/A转换单元可输出正弦波、三角波、方波等任意波形的同频率原始参考信号和移相信号两路波形,除D/A转换器及相关电路外,所有功能电路模块均集中在一片FPGA中实现。与传统移相信号发生器相比,该设计的频率分辨度高、信号频谱良好、易于实现且成本低廉。     

基于FPGA的DDS信号发生器系统的设计

直接数字频率合成(DDS)技术,已成为频率合成技术的主流方向,现场可编程门阵列(FPGA)技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理,基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软件平台,通过硬件设计语言(VHDL)设计频率寄存器、加法器、相位寄存器等功能模块,并将各部件编译综合为一个元件的方法.实验证明,输出波形质量高,效果好.     

基于FPGA的DDS杂散分析及抑制方法

首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法,经过MATLAB仿真验证,改进方法较好的抑制了幅度量化杂散,减小了误差。     

基于FPGA的实验室可重构信号源的设计

介绍了以直接频率合成技术DDS为基础的信号发生器基本工作原理及设计过程,并以单片机和FPGA为核心实现了波形、频率、幅值均可调节的信号发生器设计。经测试验证,该信号发生器取得了理想的结果,达到了设计要求。     

基于FPGA动态信号产生器设计

主要介绍了研制动态5 MHz信号产生器的背景及利用FPGA实现动态5 MHz信号产生器的原理和方法。介绍了所应用的DDS基本原理,说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据,最后给出了仿真波形。通过试验,验证设计达到了预期目的,充分显示了DDS与FPGA相结合的好处。     

基于FPGA与谐波合成信号发生器的实现

提出一种结合傅里叶级数展开和DDS原理产生任意波形信号发生器的实现方法。利用FPGA设计了15个DDS模块,将一周期正弦波的样值写入DDS模块的ROM表。对目标信号进行傅里叶变换得到信号各次谐波的频率和幅值,取其1~15次谐波的频率作为每个DDS模块的频率控制字,将各个DDS模块输出的样值与输入该模块的频率对应谐波幅值的乘积进行累加,经低通滤波器输出最终所需波形。测试表明,利用该实现方法得到的信号发生器输出波形稳定、频率转换速度快、精度在0.002 79 Hz以内。     

基才FPGA的DDSIP核设计

以Ahera公司的QuartusⅡ7．2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件．结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统（SOPC）,利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。     

基于AVR和FPGA高精度数字式移相发生器的设计

提出一种结合AVR单片机和采用FPGA实现直接数字频率合成(DDS)的数字式移相信号发生器的新方案。采用FPGA实现的DDS与专用DDS集成芯片相比,其灵活性更好,可生成任意波形,频率分辨率高,转换速度快,稳定性好,精度高,且均可对频率、相位、幅度实现程控,重要的是他作为IP核具有更大的可移植性。     

基于FPGA的FM信号发生器设计与实现

摘要：为提高FM信号发生器的频率准确度和稳定度,并使其相关技术参数可调,设计了一种基于FPGA和直接数字频率合成（DDS）技术的产生方法。系统以labwindows/cvi为上位机开发环境,实现FM信号调制参数的可调,并通过PCIE接口将上位机设置的FM信号控制字和波形数据传给FPGA,FPGA内部通过控制DDS核来实现FM信号的产生。测试结果表明,FM信号的频率精度高且稳定性好,最高输出载波频率达40MHz,幅度精度能达到5mV。该FM信号发生器在软件无线电、雷达目标特征识别和雷达距离探测等领域具有很高的应用价值和广阔的应用空间。     

基于DDS的电路板检测仪信号源设计

针对某型导弹测试设备电路板检测仪激励信号源具体要求,采用了基于直接数字频率合成技术（DDS）的信号发生器设计方法,介绍了DDS的工作原理,详细阐述了基于FPGA设计DDS信号发生器的主要环节和实现的方法。采用了硬件描述语言Verilog HDL,完成了信号发生器的电路设计和功能仿真,并通过DE2—70开发板结合嵌入式逻辑分析仪Signal—Tap Ⅱ进行了分析验证。实验结果表明,该信号发生器能较好地产生所需激励信号,具有较高的实用价值。     

基于FPGA的DDS函数信号发生器设计

函数信号发生器在电路实验和设备检测中具有十分广泛的用途。本设计应用Altera公司的Cyclone II系列芯片基于Nios II嵌入式处理器的SOPC技术,设计完成了双踪函数信号发生器系统。本设计基于DDS原理,结合Nios软核作为外围和数据控制器,同时较全面地利用Quartus和NiosIDE的设计方法,使单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。仿真结果表明,本函数信号发生器频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。     

基于DDS的雷达校准信号源设计与实现

为了校准相控阵雷达的接收信道,设计出一种基于DDS的弱信号源。采用单片机和FPGA控制DDS芯片AD9852产生脉冲线性调频与单频连续波信号,单片机的并口接口提供初始化DDS的寄存器设置,FPGA提供DDS的寄存器地址及控制信号,更主要的是提供时序控制脉冲触发信号源的输出和关断。结果表明,信号源可以输出幅度为-45 dBm、杂散优于70 dB的弱信号,完全满足校准相控阵雷达接收信道的性能要求,而且具有结构简单、可编程、可扩展、性能好、系统稳定及实用性强等优点。该设计同样适用于其他多信道接收工程。     

基于AD9957的多波形雷达信号产生器

介绍一种以数字正交上变频芯片AD9957为核心器件,通过现场可编程门阵列（FPGA）对其进行配置的多波形雷达信号产生器。该信号产生器通过计算机RS232串口对AD9957的工作参数进行设置,从而实时产生不同时宽和带宽的线性调频、非线性调频信号和相位编码等信号。该系统的软件由Matlab和QuartusⅡ共同开发,不仅用户界面友好,而且便于维护和复杂功能的扩充,具有较强的可移植性。实验结果表明,该系统完全达到了设计要求,性能优良。     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.