一种高效通用的QC-LDPC译码器架构

基于软、硬件结合的方法,本文提出了一种高效通用的QC-LDPC译码器架构。该架构可以对不同码长、码率和校验矩阵结构的规则或非规则QC-LDPC码进行译码,支持Min-Sum近似及其改进译码算法,而且可以实现多种消息传递调度策略。通过将部分复杂的信息更新交由硬件加速器来完成,提高了译码吞吐量。针对QC-LDPC码校验矩阵：仁循环的结构,以块为单位对信息进行存储和处理。该架构还可以实现信息的并行处理,而译码器复杂度只有略微增加。     

在FPGA上实现对RS译码器的优化设计

针对里德所罗门码(Reed-Solomon, RS)译码在硬件实现时存在数据量大、消耗资源多等问题，基于CCSDS标准中的RS(255,223)码，根据欧几里得核心译码算法，在FPGA上实现对RS译码器的优化设计。本文提出采用乘法器因子矩阵方法将有限域中的乘法计算转换为加法运算，用异或操作在硬件中实现，简化硬件运算数据量；在欧几里得算法核心模块实现中，采用多项式除法电路和多项式乘法电路进行硬件电路设计，降低运算复杂度，可以有效节约硬件资源。通过FPGA测试验证，优化设计的译码器可以有效译码并具有较好的译码性能，完成最多16个码元数据的纠错。     

基于循环差集的低密度奇偶校验码的构造

基于组合设计中的循环差集,提出一种构造准循环低密度校验(Quasi-Cyclic LDPC)码的方法。所构造的正则Quasi-Cyclic LDPC码的校验矩阵中不存在长度为4的环,并且可以用简单线性移位寄存器实现编码。仿真结果表明,在和积迭代译码下,采用该方法构造的码具有较好的性能。     

一种低密度奇偶校验码的几何构造方法

提出了一种新的QC-LDPC码的几何构造法,通过该方法构造出来的码字,其校验矩阵的最小环长为8,有效地保证了码字性能。由于校验矩阵是由一系列循环子矩阵组成的,编码器的硬件结构简单。通过仿真结果表明,这种码字在具有较低的编码复杂度的同时,拥有良好的译码性能。     

LDPC码在LTE-Advanced中的应用及编译码算法研究

通过分析LTE-Advanced系统中LDPC码的校验矩阵构造方法,找到了与LTE兼容的低码率扩展方法,针对该扩展方法提出了两种优化的编码算法,并在MATLAB平台的仿真测试环境下,通过最小和译码算法进行译码。测试结果表明,LDPC码非常适合用于高速传输系统中,仿真对比得到的最优修正值使译码性能得到改善,能满足高精度的数字信号传输需要。为LTE-Advanced系统的信道编解码器的硬件设计提供了一套有效的编译码算法方案,具有较好的实用价值。     

基于FPGA的磁盘阵列校验卡的设计与实现

本文给出了一种采用Altera公司的Cyclone系列EP1C12Q240C8的FPGA芯片设计磁盘阵列校验卡的硬件电路的方法。该设计采用了并行的思想,令数据在PCI总线上的传输过程和校验计算过程在时间上重叠,使得整个校验过程耗费的时间等同于数据在总线上传输的时间,从而最大限度地提高了校验性能。设计经软件仿真和硬件实现,结果表明电路性能
可靠。     

欧氏几何LDPC长码的卫星通信编码方案研究

研究了基于欧氏几何的LDPC码的编码原理与技术,基于航天任务提出并实现了高效可行的卫星通信编码方案;基于欧氏几何讨论了编码算法,利用欧氏空间中子空间的关联向量构造校验矩阵,构造伽罗瓦域上的矩阵方程求解生成矩阵;结合准循环生成矩阵的结构特点,建立了一种新的基于移位寄存累加结构的编码电路,并基于该电路提出完整的编码设计方案;利用XC4V SX55 FPGA,分别实现了串并行编码电路并采用标准置信度传播译码算法验证了编码算法的正确性。     

一种用于规则QC-LDPC码的高效译码方法

针对一类规则QC-LDPC码,提出一种高效的Log-BP译码方法,通过矩阵分裂,将原监督矩阵分裂成多个小矩阵,将原本的校验节点更新运算拆分成多次处理,以降低log-BP迭代运算的复杂度,给出该方法的迭代运算顺序。与现有的log-BP译码方法相比,该方法在相同的码速率下,校验节点运算单元与变量节点运算单元总规模减小了1/3;在相同的硬件资源下,译码速率提高了1/3,且校验节点运算单元与变量节点运算单元结构趋于对称,有利于设置更少的流水线级数、获得更好的时钟性能。     

群路CPC收发器的硬件实现

在在对循环排列码字（CPC）的特点进行分析之后,以某通信专网的群路接口为例,介绍了一种群路CPC收发器的硬件电路设计方案,给出了CPC译码表的生成算法,着重对电路的模块划分、功能及实现方法、寄存器设计及使用方式进行了详细说明,简要分析了该电路的检测性能。该设计采用现场可编程逻辑器件（FPGA）实现,资源占用较低,具有很好的移植性,简单修改后即可用于类似接口,是一种较为通用的CPC收发电路。     

CRC校验在USB控制器设计中的实现

USB协议提供了强大的错误处理功能,其中包括对传送数据进行CRC校验。发送器在位填充前产生CRC,接收器在位填充去除后对CRC进行译码。如果CRC译码失败,忽略该包。本文首先分析USB中CRC校验的数学原理,然后给出硬件设计方案,包括串行CRC设计和并行CRC设计。     

一种结合硬件特征的并行内存故障检测方案

针对March类内存检测算法越来越复杂、检测时间越来越长,且更适用于对嵌入式内存芯片的检测等问题,提出一种结合硬件特征的并行内存故障检测方案。该方案包括2种并行检测方法:(1)根据DDR2的结构和工作原理设计的芯片级并行,可以并行检测一个DDR2内部的多个内存芯片。(2)根据访存控制器的结构和工作原理设计的访存控制器级并行,可并行检测多个DDR2内存条。对于芯片级并行,访存带宽越大,即并行检测的芯片个数越多,并行效果越好,从1个芯片到并行检测8个芯片,内存的检测时间几乎是呈线性递减的。对于访存控制器级并行,访存控制器数量越多并行效果越好,从1个LMC到2个LMC,内存的检测时间几乎减少了一倍。实验结果表明,2种并行检测方法不仅能够成倍加快检测速度,而且更适用于用户对内存的检测。     

ASIC中的异步FIFO的实现

绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题,多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。本文针对异步时序产生的问题提出了一种新的异步FIFO设计方案。用这样一个异步FIFO模块实现FPGA内部不同时钟系统之间的数据接口,它们之间不需要互相握手,只需跟接口FIFO模块进行交互就可以了,使设计变得非常简单和容易。此异步FIFO基于Altera公司的Cyclone系列实现的,采用VHDL语言设计,通过对设计进行简单的修改,即可用于各种不同的系统的设计,经过充分测试和优化,该异步FIFO运行稳定,占用FPGA内部资源也非常少。     

SISO积分对象预测函数控制算法的鲁棒稳定性条件

基于积分对象脉冲响应设计预测函数控制器,引入一种新的误差反馈校正方法可有效消除系统稳态误差.通过多项式Jury主系数稳定性判定定理,定性给出SISO积分对象闭环预测函数控制算法鲁棒稳定的条件.所给控制算法鲁棒性强、在线计算量小.仿真实验说明了该方法的有效性和优点。     

水下自航器航迹控制系统仿真研究

该文提出了一种带优化修正函数的非线性ＰＩＤ控制器设计方法,用它设计 控制器能对复杂非线性对象进行简单而有效的控制。用它为某型自抗器设计的航迹控制器在不同入水条件下进行了仿真研究。仿真结果表明,用带优化修正函数的非线性ＰＩＤ控制器设计方法设计的自航器航迹控制系统,在不同入水条件下都具有良好的动、静态特性。说明非线性ＰＩＤ控制方案较好地解决了空投入水自航器的航迹控制问题。     

前向代数神经网络的函数逼近理论及学习算法

文中对ＭＰ神经元模型进行了推广,定义了多项代数神经元、多项式代数神经网络,将多项式代数融入代数神经网络,分析了前向多项式代数神经网络函数逼近能力及理论依据,设计出了一类双输入单输出的前向４层多层式代数神经网络模型,由该模型构成的网络能够逼近于给定的二元多项式到预定的精度。给出了在Ｐ－ａｄｉｃ意义下的多项式代数神经网络函数逼近整体学习算法,在学习的过程中,不存在局部极小,通过实例表明,该算法有效,最     

基于Windows 2000的异常入侵检测主机特征研究

异常检测很重要的一步就是输入数据的提取,本文设计了18项Windows2000环境下的主机特征,并且实现了特征数据提取,可以为异常检测的各种智能方法提供训练数据和实时的检测数据。     

一种并行数据输入的循环冗余校验码算法设计

文章首先介绍了CRC的数学原理,继而讨论了一种利于硬件实现的并行数据输入CRC算法的推导方法及其实现方法。最后,采用该文提出的设计算法,使用VHDL设计并实现了CRC-6运算模块,与其它算法实现的CRC模块相比,在使用的资源增加不大的情况下,可以获得较高的性能。     

基于激光线扫描的桥梁检测仪器误差自动化矫正方法研究

针对原有桥梁检测仪器误差矫正方法数据矫正精度较差的问题,设计基于激光线扫描的桥梁检测仪器误差自动化矫正方法。设定激光扫描仪参数并应用其完成误差数据的捕捉与处理,应用模糊C均值算法得出误差值的变化区间,结合马尔科夫链构建桥梁检测仪器误差矫正模型,完成检测数据矫正。引用Excel VBA程序实现桥梁检测仪器误差自动化矫正,设定数据库数据项格式,保证数据精度。至此,基于激光线扫描的桥梁检测仪器误差自动化矫正方法设计完成。设计对比实验,制定实验流程,选定实验测试点获取实验结果。与原有方法相比,此方法数据矫正精度较高且精度波动较小。由此可知,此方法优于原有方法,将其应用可有效降低桥梁检测误差的产生。     

FPGA动态高速加载的设计与实现

针对现场可编程逻辑阵列（FPGA）动态高速加载问题,设计了一种基于可编程逻辑器件（CPLD）和闪存（FLASH）芯片的动态加载方案,介绍了设计方案、系统硬件连接图及典型的应用案例,并对具体的配置流程、详细的时序设计、软件实现流程进行了介绍。该方法相对传统的配置方法具有加载速度快、存储空间大和使用灵活等优点,方便FPGA在线升级和动态加载,在依据应用环境更改FPGA配置的软件无线电平台上,有较好的应用前景。     

基于扰动和摩擦补偿的柔性机械臂系统非奇异快速终端滑模控制

本文针对系统中存在的关节摩擦、动力学参数不确定性和外部负载干扰等因素引起的柔性机械臂系统控制性能下降的问题,提出了一种基于扰动和摩擦补偿的非奇异快速终端滑模控制方法(NFTSMC-DE-FC).首先,设计扰动估计器(DE)对系统未知动态参数和负载干扰进行估计.然后,针对扰动估计器不能精确估计的关节摩擦力矩进行辨识.最后,利用滑模控制技术设计非奇异快速终端滑模控制器,并将扰动估计值和摩擦力辨识值以前馈的方式进行补偿,实现对柔性机械臂系统给定参考轨迹跟踪的准确性以及对外界扰动的鲁棒性.值得注意的是,与传统只使用扰动估计器的方法相比,本文考虑到了摩擦力等非线性因素的影响,并利用辨识技术对摩擦力进行辨识,提高了控制精度.利用Lyapunov稳定性定理从理论上证明了所设计的控制器可以保证闭环系统的稳定性.实验结果表明,相较于非奇异快速终端滑模控制方法(NFTSMC)和基于扰动估计器的非奇异快速终端滑模控制方法(NFTSMC-DE),所提方法提高了柔性机械臂系统的轨迹跟踪性能.