基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

PET瓶封盖质量在线检测系统的设计与实现

设计了一套完整的基于DSP+ARM双核处理器的PET瓶封盖质量检测系统。首先通过DSP DM642完成对图像传感器MT9P031的RAW原始数据采集,然后对采集的PET瓶图像进行定位并实现相关的图像处理算法,最后采用ARM11嵌入式系统对整个传动设备进行监控。经过实际生产线的应用证明,该在线检测系统能够胜任在高速PET瓶封盖生产线中的应用。     

ARM和nRF24L01的无线图像采集系统

针对传统有线图像采集系统布线麻烦、成本高、布局固定、灵活性差的特点,将短距离无线通信技术应用到分布式图像传输,设计基于ARM处理器和nRF24L01无线传输模块的远程图像采集和传输系统。该系统以Cortex-A8内核的三星S5PV210处理器和ARM9内核S3C2440处理器为主控部件,无线收发模块选用的是nRF24L01。文中详细阐述了该系统的各个硬件模块设计方案,给出了各部分的软件设计。实验证实,该系统工作稳定,传输效率高,可以实现对远程节点图像的采集和无线传输。     

基于ARM7的高效FFT算法在电能质量监测中的应用

探讨了32位ARM处理器的数字信号处理能力,利用ARM7TDMI内核的特点,用汇编语言设计了按时域抽取(D IT)的基4-FFT高效算法,以及讨论了在ARM内核中实现定点运算的方法。实验结果表明,经过充分优化后的基-4FFT程序代码执行效率很高,能够胜任电能质量监测中的谐波分析能力。因此,在电能质量监测系统中采用单核ARM处理器,代替传统的DSP+MCU双核结构,能够有效地降低设备功耗和成本。     

基于DSP和ARM的自适应振动信号采集系统

本文提出并设计了一种能够实现增益自适应功能的振动信号采集系统,该系统采用数字信号处理器（DSP）及嵌入式处理器（ARM）。该系统特点是能够根据被测信号的幅值变化自动调节放大器的增益,因而使得系统具有较广泛的适应性。同时利用SPI接口进行DSP与ARM之间的通信和数据传输,实现了高动态范围振动信号的高速采集。     

基于OMAP3530的嵌入式多光谱掌纹识别系统

基于OMAP3530双核平台实现一个嵌入式多光谱掌纹识别系统。采用Palm Code掌纹识别算法,通过融合掌纹与手掌静脉提高系统防伪性,同时使算法的准确率从可见光的91.33%提高到95.33%。在OMAP3530实现时,让具有强大运算能力的DSP处理器专注于复杂的特征提取运算,ARM处理器则负责图像采集、外设控制、任务调度及用户交互。所设计的系统集成图像采集模块和中心处理主板,识别率高、防伪性强并且具备实时处理性能。     

一种新型同步发电机数据采集系统

本文介绍了一种新型同步发电机数据采集系统设计方案，硬件设计上使用了32位ARM微型处理器，采用具有DSP内核的能量专用计量芯片ADE7758代替普通AD转换芯片。其特点是数据采集速度快、实时性好、价格低。     

基于达芬奇平台DM6467运动目标检测的研究与实现

在智能视频监控领域,TI的Davinci(达芬奇技术)系列双核(ARM+DSP)处理器发挥了重要的作用。提出基于达芬奇平台DM6467的运动目标检测系统的研究与实现。其中ARM核负责应用程序接口,多线程调度;DSP核则负责运动目标检测算法的处理。运动目标检测算法采用帧间差分法,首先对图像进行预处理、二值化,然后通过配置TI的Codec Engine(算法引擎),实现算法的移植。实验结果表明,在基于Davinci技术的DM6467平台下,ARM核和DSP核协调运行效果良好,能够实时采集视频图像并实现运动目标的检测。     

基于DSP／ARM 的网络硬盘录像机的设计

介绍了一款基于高性能DSP和ARM9控制器的16路嵌入式网络硬盘录像系统。该系统利用TVP5154完成模拟图像的实时采集,利用DM642芯片进行H.264标准的视频图像的实时压缩,采用ARM9处理器为核心芯片控制并完成数据的网络传输与本地存储等服务。主要介绍了监控终端的系统硬件框架结构,并给出了远程控制与通信链路的建立方法。     

基于Zynq的图像角点及边缘检测系统的设计与实现

以Zynq芯片为基础,采用软硬件协同设计的方法设计并实现整个系统。Zynq芯片内部采用ARM+FPGA的异构架构,既具备ARM处理器的灵活性,又拥有FPGA并行处理的能力。本系统的设计充分发挥了Zynq芯片的优势,在软硬件划分上, 通过ARM处理器来实现图像的采集;图像角点及边缘检测用FPGA来完成,即通过硬件加速提升系统的整体性能。ARM处理器与FPGA通过AXI4总线进行数据交互,在Zynq上实现集图像采集、图像特征提取、图像显示为一体的片上系统。最终系统测试结果表明,采用硬件加速实现图像特征提取的相关算法比在ARM处理器软件上实现的算法的速度提高了6～8倍。     

一种手持多媒体通信终端的设计与实现

本文介绍了TI公司得OMAP平台。以OMAP1510In-novator为开发平台,实现了Linux操作系统的移植;QTE/OPIE图形用户界面的移植;在此基础上完成了的多媒体通信终端软件的开发;最终实现了一个手持多媒体通信终端。     

基于WLAN的家用安全监控系统的硬件设计

针对目前视频监控系统以基于有线网络、非民用场合应用为主的现状,提出一种基于无线局域网络(WLAN)的家用安全视频监控系统的硬件设计方案。其中嵌入式网络视频服务器采用具有双核处理器结构的OMAP5910作为主控芯片,视频信号的采集采用CMOS摄像头OV9650,WLAN传输功能由无线网卡模块TNET1100B来实现。方案不仅可以面向家庭安全监控,对其他领域的安全视频监控同样具有参考和借鉴意义。     

QNX下嵌入式视频监控系统研究

根据视频监控的特点,设计了一种强实时的嵌入式视频监控系统。系统基于QNX(Quick UNIX)嵌入式实时操作系统,采用异构双核处理器芯片OMAP3530为核心的开发平台,实现了视频的编解码和传输过程。     

OMAP3平台移动多媒体的视频解码方案

对标准的视频编解码标准（如H.264和AVS标准）的核心技术进行了分析,提出一种基于TI公司的OMAP3530处理器平台的通用视频解码方案。该方案充分利用了OMAP3530的硬件结构特点,特别是2D/3D图形图像加速器的特点,以提高解码速度。实验结果表明,AVS格式的QCIF码流解码速率可以达到25fps,适合于便携式多媒体终端视频解码应用。     

MPEG-4视频解码模块的设计与优化

基于OMAP5910双核处理器设计了一个MPEG-4视频解码模块，对其进行了优化，使之具有实时解码处理的能力。介绍了MPEG-4简单框架的解码过程以及在DSP平台上代码优化过程的重点部分。算法的编写符合TI XDIAS算法标准，通用于C5000系列的DSP平台。该解码过程与优化方法对视频处理以及在OMAP平台开发其他应用有借鉴价值。     

OMAP5912软件开发平台的建立

移动通信的发展对处理器提出了越来越高的要求,既要满足高性能又要保持低功耗,传统的嵌入式单核处理模式已经难以满足。OMAP是TI推出的新一代高性能多媒体处理芯片,采用非对称双核处理器结构,使系统在保持良好人机交互环境的基础上,能有效地降低功耗。以OMAP5912平台为例,在对多个Linux版本进行试验的基础上,介绍了整个软件开发环境的建立方法和过程,进行了Linux2．6内核向OMAP平台的移植,最后对系统进行了验证和测试。     

基于OMAP3530的Windows Embedded Compact 7 BSP的开发与移植

介绍了TI公司的OMAP3530双核处理器和基于该处理器设计的开发板,描述了BSP的一般概念及开发方法。通过实例说明了在嵌入式系统开发中如何实现Windows Embedded Compact 7 BSP的开发和移植。     

OMAP平台下H.264的DSP优化

随着嵌入式多核处理器的广泛使用,结合DSP芯片对于数据处理的优势,多媒体应用得到了极大的推广。本文基于OMAP3730芯片的DSP内核,选用开源的X.264编码工程,在移植成功的基础上尝试进行全方位的优化,为后续的应用开发打好基础。     

Hybrid functional- and instruction-level power modeling for embedded and heterogeneous processor architectures

In this contribution the concept of functional- level power analysis (FLPA) for power estimation of programmable processors is extended in order to model embedded as well as heterogeneous processor architectures featuring different embedded processor cores. The basic FLPA approach is based on the separation of the processor architecture into functional blocks like, e.g. processing unit, clock network, internal memory, etc. The power consumption of these blocks is described by parameterized arithmetic models. By application of a parser based automated analysis of assembler codes the input parameters of the arithmetic functions like e.g. the achieved degree of parallelism or the kind and number of memory accesses can be computed. For modeling an embedded general purpose processor (here, an ARM940T) the basic FLPA modeling concept had to be extended to a so-called hybrid functional-level and instruction-level (FLPA/ILPA) model in order to achieve a good modeling accuracy. In order to show the applicability of this approach even a heterogeneous processor architecture (OMAP5912) featuring an ARM926EJ-S core and a C55x DSP core has been modeled using the hybrid FLPA/ILPA technique described before. The approach is exemplarily demonstrated and evaluated applying a variety of basic digital signal processing tasks ranging from basic filters to complete audio decoders or classical benchmark suits. Estimated power figures for the inspected tasks are compared to physically measured values for both inspected processor architectures. A resulting maximum estimation error of 9% for the ARM940T and less than 4% for the OMAP5912 is achieved.     

基于Linux的智能终端键盘驱动的研究与实现

以OMAP5912双核处理器为核心硬件平台,利用其丰富的外围接口,在Montavista Linux环境下,研究并实现了矩阵键盘输入设备的驱动支持,进一步提高了智能终端的人机交流程度。