厚膜陶瓷基片通孔填充工艺

随着厚膜电路技术的发展,混合集成电路的集成度越来越高,要求提高混合集成电路陶瓷基片布线密度,而陶瓷基片双面布线是提高集成密度的较好方式之一.双面布线需要在厚膜陶瓷基片上制作通孔,并对通孔进行导体填充,以实现陶瓷基片正反两面电性能导通和散热等功能,而制作性能良好的导体孔柱是厚膜工艺的难点.重点介绍了通过优化填孔设备压力参...     

多层布线低温陶瓷基片

随着混合集成电路的发展,单面布线或双面布线已不能满足要求,陶瓷多层布线基片就接着问世。陶瓷多层基片一开始以烧结氧化铝基片为基础,在基片上交替印刷导体浆料和一层绝缘浆料而成,为了防止导体和绝缘浆料相互交混,印一次导体或绝缘层就得单独烧结一次。这种工艺称为干结工艺。另外一种工艺是以氧化铝     

MCM-C多层基板技术及其发展应用(续二)

3三种MCM-C多层基板技术的对比 　　厚膜多层技术与共烧陶瓷技术的主要区别在于:厚膜多层布线需要一个基片作为支撑点,以及厚膜多层布线需要逐层依次制造.每一布线层需要印刷6次,其中包括独立印烧介质层3次(有时4次)、填充通孔2次及印刷导体1次. 　　……     

用二次集成技术试制薄膜相敏解调放大器

<正> 据报道,国外已经比较广泛地应用细线工艺、多层布线和二次集成技术生产和研制薄、厚膜混合集成电路。然而,这些新技术在国内却较少应用。薄膜相敏解调放大器是我们应用二次集成技术试制的一种薄膜混合集成电路。该电路应用了我所设计和生产的五块半导体线性     

304不锈钢基片用绝缘介质浆料的研制

选用BaO-Al2O3-SiO2体系微晶玻璃为主要成分,研制出适用于304不锈钢基片的介质浆料。通过丝网印刷、烘干和烧结,能够为304不锈钢基片提供可靠的介质层。介质层厚度达到70 mm以上时,其击穿电压不低于2 100 V,完全满足大功率厚膜电路对基片绝缘性能的要求。     

微电子组装技术述评——兼议我所微组装技术发展方向

微电子组装技术是从电路集成到系统集成的关键技术,它的支柱是高性能、高集成度集成电路和微细高密度多层互连基板。而后者又可分为优质薄膜多层布线板和优质厚膜多层布线板,其中又包括若干支撑技术和基础技术。 本文介绍了微电子组装技术的各个方面和几个发展阶段;建议充分发挥本所在高性能、高集成度集成电路及其技术方面,特别是LSL、VHSIC、ASIC等十大系列产品的优势和LSI的工艺优势,加速开发优质薄膜多层布线技术;重视开发优质厚膜多层布线技术和相关的系统集成封装技术及计算机辅助设计技术。在开发系统集成技术方面应根据我国和我所的实际情况,狠抓二次集成技术。这应是我所微电子组装技术的发展方向。     

影响厚膜导体附着力的几种因素

厚膜导体是厚膜混合集成电路中的一个重要组成部分,在电路中起有源器件的互连线、多层布线、电容器电极、外贴元器件的引线焊区、电阻器端头材料、低阻值电阻器、厚膜微带等作用.在厚膜混合集成电路的生产过程中,为了评价成膜基片的性能及焊接的效果,在做剪切强度测试时,经常会遇到焊盘脱落现象,这给厚膜电路的产品质量带来很大隐患.文章通...     

厚膜多层布线基片的人工通断测试

<正> 厚膜多层电路一般都具有较复杂的电路功能,要获得产品的高成品率,在装配IC芯片之前必须对多层布线基片进行100％的通断测试。通路测试的结果应呈现短路(低阻)。状态,断路测试的结果应呈现开路(高阻)状态,通常称为多层基片的通断测试。 国外多层电路的布线设计和检测,是以图论中平面性判定和色彩数理论为依据,使用计算机辅助设计系统(CAD)进行分层排列,布线和通断测试程序编制。由     

采用重熔焊工艺的混合集成电路结构

本文研究了采用钎料重熔工艺制造的混合集成电路,目的是使电路充分微型化并显著地降低成本。将薄膜电阻和电容网络(R-C)芯片以及硅集成电路芯片外贴在多层厚膜布线的基片上,并用软钎焊与基片连接,开始时芯片为钎料凸点所支承,接着,在钎料的重熔过程中这些芯片借助钎料的表面张力进行自动对正。采用这种工艺所制造出来的接点可以补偿基片的偏移和波动。混合集成电路的机械支承和电气连接只要通过一次重熔过程就都完成了。已经证明这些混合集成电路是完全令人满意的和可靠的。     

HZJ5156J正交信号比较器的研制

本文介绍了一种厚膜浊合集成正交信号比较器的工作原理及电路设计，并详细叙述了在厚膜多层布线基板上组装高功耗ＥＣＬ器件的结构设计方法，以避免形成局部电路热积累。     

GZ3281S型CCD摄像器件组件驱动电路二次集成

1 结构及特点该驱动电路二次集成属于混合集成,采用微晶玻璃或耐热玻璃、抛光陶瓷等做基片,在基片上蒸发或溅射电阻、电容、导电带材料,利用光刻技术获得各种图形,然后再将有     

陶瓷基片表面Au/电阻复合厚膜烧结起泡及其消除

针对以国内新研发的Au导体浆料与电阻浆料在Al_2O_3基片表面印制的Au导体/电阻复合厚膜烧结易起泡的现象,在探明起泡原因的基础上,研究了烧结温度、升温速率以及Au层厚度对复合厚膜起泡的影响,进一步优化厚膜工艺,制备出无起泡的复合厚膜。研究表明,烧成温度过高导致的玻璃相浮于复合膜层表面并结晶,烧结过程不充分和Au层厚度不足等导致不能在陶瓷基片/Au层界面形成连续的玻璃相粘结层,界面结合强度大大降低,在陶瓷基片/Au层界面易起泡。在烧结峰值温度为825℃,升温速率为40℃/min,Au导体层厚度为10μm的工艺条件下,复合厚膜与陶瓷基片结合紧密,无起泡现象。     

厚膜混合集成无线话筒

最近上海无线电六厂利用厚膜混合集成技术试制成功微型无线话筒厚膜电路.在设计中,采用厚膜混合集成新技术、新工艺,将二十三只元器件组装在一块9×20(毫米)的氧化铝陶瓷基片上.在有源器件的组装方法上采用管芯直接烧结等新工艺,有效地提高了集成度和可靠性.电阻材料采用高稳定性的钌系厚膜浆料,     

利用非光敏BCB树脂实现多芯片组件平坦化研究

多层布线和绝缘介质材料的引入使得多芯片组件的芯片表面形貌凸凹不平,采用旋涂介质膜实现芯片表面平坦是常用的平坦化方法.分别介绍了聚酰亚胺、旋涂玻璃膜和苯并环丁烯(BCB)的平坦化特性,论述了非光敏BCB树脂的平坦化工艺原理.在此原理的基础上实现了非致冷红外焦平面的读出电路芯片平坦化,表面台阶从1.39 μm下降到0.097 μm,平坦度达到93%.     

RuO_2-玻璃厚膜电阻器的导电机理

<正> 绪言众所周知,由RuO_2和玻璃组成的厚膜电阻器是构成混合集成电路的元件之一。玻璃把RuO_2粒子固定,使厚膜粘结在基片上,决定了厚膜电阻器的电性能。厚膜电阻器用二、三种氧化物作添加剂,尽管组成原料不多,但是微观结构和电性能的关系却不     

LTCC基板上薄膜多层布线工艺技术

LTCC基板上薄膜多层布线工艺是MCM-C/D多芯片组件的关键技术。它可以充分利用LTCC布线层数多、可实现无源元件埋置于基板内层、薄膜细线条等优点,从而使芯片等元器件能够在基板上更加有效地实现高密度的组装互连。文章介绍了LTCC基板上薄膜多层布线工艺技术,通过对导带形成技术、通孔柱形成技术和聚酰亚胺介质膜技术的研究,解决了在LTCC基板上薄膜多层布线中介质膜"龟裂",通孔接触电阻大、断路,对导带的保护以及电镀前的基片处理等工艺难题。     

薄膜有机集成电容的制作工艺

以PI-5型聚酰亚胺(PI)电子涂料为介质层,在99瓷氧化铝陶瓷基片表面通过磁控溅射、光刻、电镀、蚀刻等传统薄膜电路工艺制作有机集成电容。分别研究了PI旋涂转速、旋涂时间、热处理制程等参数对PI厚度和均匀性的影响,最终通过优化过程工艺参数,得到厚度与设计值相符的PI膜层,且膜厚均匀性优于±5%,有机电容的容值精度优于±5%。PI有机电容与薄膜及半导体电路工艺高度兼容,在集成无源器件(IPD)制造中有着广阔的应用前景,有利于新一代系统的微型化、多功能和高密度集成。     

陶瓷混合电路

本文介绍了一种应用陶瓷混合微电子技术制作小型、可靠电路的方法。从电路所用陶瓷基片的原材料及加工到陶瓷基片的多层制作工艺都进行了详细地描述。本文尤其详细地描述了陶瓷混合电路的涂敷工艺,即电路陶瓷基片上金属化布线的化学镀镍工艺流程。同时还介绍了陶瓷基片及塑料基体材料的化学镀镍工艺流程。     

基于LTCC基板BCB/Cu薄膜混合多层互连技术研究

针对微系统小型化集成对高性能成膜基板需求,研究了基于LTCC基板的BCB/Cu薄膜多层互连关键技术及过程控制要求。提出一种高可靠"T"型界面互连方式的薄膜磁控溅射Cr/Cu/Cr和Cr/Pd/Au复合膜层结构及其制备方法。研究了LTCC基板收缩率偏差、LTCC-薄膜界面缺陷及粗糙度、BCB介质膜固化应力、介质膜金属化的应力等因素对厚薄膜混合基板质量的影响。制备的12层厚薄膜混合基板(10层LTCC基板,2层薄膜布线) 60片,100%全部通过GJB2438 C.2.7成膜基片评价考核要求,相比LTCC基板,布线密度提高4倍,尺寸缩小40%。     

厚薄膜电路的现状及其发展趋势

本文提出国内外厚薄膜电路产值产量将呈现增长趋势,而厚膜电路占显著优势。还着重介绍了美国多层布线、纯铜导体、大功率厚膜电路目前的进展状况。