CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期.本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点.     

低频数字相位(频率)测量的CPLD实现

以单片机和CPLD为核心,设计了低频相位(频率)检测系统.系统由CPLD相位频率测量模块、单片机和显示模块三个部分组成.利用VHDL语言设计了高速的测频测相模块,并下载到CPLD中,通过与单片机的独立接口,将测量到的数据传送到单片机中,由单片机完成计算和显示的功能.重点介绍了测频测相系统原理框图,CPLD中的测频测相模块原理框图,简要介绍了单片机控制程序、计算程序.采用CPLD配合单片机的设计方案,具有造价较低、速度高、精度高的优点,并且可以通过软件下载而达到仪器硬件升级的目的.     

DDS信号源中的测频电路设计

介绍了一种基于直接数字频率合成(DDS)器、CPLD和单片机技术的高分辨率、高稳定度的DDS信号源,并详细设计了DDS信号源中基于CPLD、单片机的频率测量电路。此测频电路克服传统以单片机为核心的测频系统测频速度慢,不能满足高速、高精度的问题,能真正实现高速、宽范围测频,是DDS信号源中的重要组成部分。     

基于CPLD和单片机的数字频率计硬件电路设计

采用CPLD芯片和单片机相结合方法实现对正弦波和方波信号的频率测量。硬件设计方面通过施密特触发器进行信号整形,再利用CPLD进行频率计数,然后将计得的数据传输到单片机中进行处理,最后用LCD1602液晶显示器显示结果。该文试图探讨基于CPLD和单片机的数字频率计的硬件电路设计。     

一种高性价比等精度数字频率计方案设计

在讨论等精度频率测量原理基础上,结合单片机定时器硬件资源,提出一种基于小规模CPLD（ATF1504AS）和单片机（STC89C52RC）的等精度数字频率计方案,包括实际电路图、VerilogHDL硬件语言设计的CPLD方案、MCU关键程序代码、程序流程图和实际测试结果。实现了从mHz到MHz频率的宽范围、高精度测量。     

基于SOC单片机的频率特性测试仪设计

测量仪器正朝着数字化、智能化、虚拟化方向发展,介绍了利用SOC单片机开发DF4812频率特性测试仪;这是一种用来测量诸如低频放大器、声学器件、各种滤波器及其它有源或无源四端网络的"幅度-频率"特性曲线的虚拟仪器,该仪器由下位机(主机)和上位机(PC机)两大部分组成,通过打印机接口进行通信;重点讨论了系统模拟数字混合(SOC)单片机及编程,系统的外围硬件主要包括信号直接数字合成器(DDS)、大规模可编程逻辑电路(CPLD)、对数放大器等电路;系统经过测试,达到了预期的设计目标,系统产品化后,取得了相当好的经济效益。     

8051单片机实现石英晶体频率自动分选仪

论述了利用单片机取代工控PC机进行石英晶体频率检测分选的技术。石英晶体的振荡信号经过整形,分频,放大达到数字电路芯片要求的TTL电平标准后输入到CPLD(Xilinx95108),CPLD在单片机的控制下同时对输入信号和标准频率源信号计数。单片机控制计数的时间,到时后读出两者数值。它们的比值再乘以标准频率就是被测信号频率。系统结构简单,运行稳定,测量精度高。静态测频误差<400Hz,相对误差<10ppm。     

8051单片机实现石英晶体频率自动分选仪

论述了利用单片机取代工控PC机进行石英晶体频率检测分选的技术.石英晶体的振荡信号经过整形,分频,放大达到数字电路芯片要求的TTL电平标准后输入到CPLD(Xilinx 95108),CPLD在单片机的控制下同时对输入信号和标准频率源信号计数.单片机控制计数的时间,到时后读出两者数值.它们的比值再乘以标准频率就是被测信号频率.系统结构简单,运行稳定,测量精度高.静态测频误差<400Hz,相对误差<10ppm.     

基于CPLD/FPGA的等精度频率计设计

讨论了基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术.同时采用闸门测量技术完成脉宽,占空比的测量.     

核磁共振测场仪的计量显示部分

测场仪利用核磁共振(NMR)原理,使用边缘振荡器法对磁场进行测量.计量显示部分以CPLD芯片EPM7128SLC84-6和单片机OM4368BN为核心部件,使用Verilog HDL和C语言设计频率计,测频范围为1MHz～100MHz.通过对共振点处边缘振荡器的振荡频率进行测量,由单片机根据拉莫进动公式计算出磁感应强度,送液晶显示器输出.设计中引入了自动量程转换,减少人工干预程度.     

基于CPLD的某BIT系统研制

介绍了基于CPLD和EDA技术的BIT(机内测试)系统的实现。本系统以CPLD为控制核心,在MAX+PLUSII环境下采用VHDL语言实现了系统接口及测频电路。该系统具有集成度高、灵活性强、易于开发、维护、扩展等特点。     

基于ARM7的嵌入式系统中频率数据获取与共享

嵌入式控制系统在执行复杂测量与控制任务的同时,常需要测量外部信号的频率。为了保证处理器能够及时完成其他任务,又不影响频率的测量,该文提出了一种使用CPLD测量频率,通过总线读写方式与处理器上的专用进程交换数据的办法,并讨论了其它进程共享频率数据的方法。     

利用PC104和CPLD实现多普勒频率的测量

在某相位编码毫米波雷达系统中，由于对目标速度测量精度的要求很高，因此目标多普勒频率测量电路的设计也具有比较重要的地位。文章提出了利用PC104和CPLD，采用多周期同步测频方法实现目标多普勒频率的测量。相比传统的测频法和测周法，多周期同步测频法可以实现整个测量频段的等精度测量。实际应用表明，该设计具有精度高，可靠、稳定等优点。     

CPLD在电力系统微机保护装置中的应用

针对采用DSP和单片机设计的电力系统微机保护装置中DSP输入输出扩展口较少、电路设计复杂的问题,采用CPLD器件EPM7128设计了该微机保护装置的开入开出量扩展电路、握手信号电路、数据通信电路、频率测量电路等逻辑电路,着重介绍了CPLD在双CPU通信中的设计与实现。仿真结果验证了CPLD逻辑电路的正确性;在微机保护装置中的应用也表明了CPLD逻辑电路的灵活性与稳定性。     

DDS在模拟调制系统中的应用

介绍了DDS在模拟调制系统中的应用。系统以CPLD为主控芯片,包括CPLD控制部分、高速AD采集部分、按键控制模块以及DDS输出部分四部分。该系统充分发挥了CPLD的高速处理能力以及DDS芯片的的高精度,将模拟信号转换为数字信号进行调制,通过多次的调试与测量,证明系统可以较好地实现对模拟信号的幅度调制和频率调制,同时输出频率较高,精度以及抗干扰性也较强。     

基于CPLD的精确频率测量仪设计

本文主要论述了采用CPLD的设计方法,在数字系统设计精确测量频率测量仪的一种设计:在采样时间内同时对标准频率信号和被测频率信号计数。采样完成后,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值。     

基于CPLD与DSP的高精度自适应频率测量方法的研究与实现

对等精度频率测量的基本方法进行了两方面的改进;一方面在不提高系统工作频率和延长测量门限时间的前提下.通过对基准时钟信号计数值的修正,进一步提高了测量精度;另一方面利用对被测信号的自适应分频,消除了预置门限时间带来的不足,简化了同步逻辑电路,提高了系统可靠性,实现了测量门限时间的自动寻优;在基于可编程逻辑器件CPLD以及DSP芯片的硬件系统中,实现了范围为1Hz～2MHz、相对误差不大于10^-4的频率测量,进行了相关实验验证并给出了实验结果。     

CPLD在超声波流量测量系统中的应用

研究了复杂可编程逻辑器件(CPLD)在超声波流量测量系统中的应用。采用高性能的CPLD代替分立元件,实现了液体流量的高精度测量。实验结果表明:应用CPLD技术产生了准确的驱动控制信号,得到了高精度的传播时间计数值,简化了整个电路的设计,提高了系统的稳定性和抗干扰能力。