JPEG2000算法中基于有界输入有界输出(BIBO)增益控制的小波变换定点实现技术

该文提出一种在JPEG2000算法中兼容5/3小波变换和9/7小波变换高效硬件定点实现技术。所提出的技术使用9/7提升小波变换的有界输入有界输出(Bounded Input Bounded Output, BIBO)增益来确定小波变换中间值的存储位深,使用5/3提升小波变换的BIBO增益来确定9/7提升小波变换中量化参数的选择方式和量化的实现方式,最终使用同一存储空间来存放定点5/3提升小波变换和定点9/7提升小波变换系数。该文提出的技术不仅大大节省了JPEG2000算法中小波实现模块中的硬件存储资源和算法计算量,而且也节省了后续基于上下文的位平面算术编码模块和率失真优化截取模块的存储资源和算法计算量。     

5/3小波图像压缩TMS320C6416实现关键技术

对于高分辨率相机所成图像来说，数据量是非常巨大的，光用软件来进行压缩远远不能满足实时性的要求。离散小波变换是当今许多图像处理和压缩技术的基础。JPEG2000是最新的静态图像压缩标准,其核心算法是小波变换。5/3小波提升方法在JPEG2000中主要用于无损图像压缩。本文详细介绍了第二代小波的构造方法—基于因式分解的提升格式,提出对5/3小波的改进，并采用了TMS320C6416实现的了该算法。DSP实验结果证明提升5/3小波变换具有处理速度快、实时性强、压缩比大、恢复效果好的特点。     

JPEG2000小波提升算法的硬件设计

离散小波变换是当今许多图像处理和压缩技术的基础,并被最新的ISO/IEC静态图像压缩标准JPEG2000所采用.基于提升方法的离散小波变换比传统的基于卷积的运算量小.我们为JPEG2000中的小波提升算法提出一个硬件结构,该结构整体运算速度高,存储需求低,硬件资源耗费少.我们提出在数据通道之外实现边界扩展,以降低数据通道的复杂性,提高运算效率.我们通过采用流水线技术,进一步提高了硬件设计的运算效率.     

小波提升算法及其在图像处理中的应用

小波提升算法是一种新的双正交小波构造方法，通过预测算子，确定高频信息，并初步确定低频信息，然后通过更新算子，对初步确定的低频信息进行修正，从而确定低频信息。它在空域对信号进行变换，完成了对信号频域的分析。在图像处理中，基于离散小波变换的提升算法比传统的卷积算法运算简单，实时性好，易于实现，因而被新一代图像压缩标准JPEG2000所采用。文中简要介绍了小波提升算法的原理，分析了其特点，并介绍了JPEG2000标准中采用的W5／3、D9／7两种小波的提升格式和实现算法。     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

基于FPGA的5/3提升小波优化算法

为了实现线阵CCD空间相机图像的实时压缩处理,在提升算法的基础上,提出了一种适用于FPGA的二维提升小波变换结构与实现方案.该系统利用FPGA片内的存储资源,采用乒乓操作实现了行列变换之间的数据缓存传输,降低了功耗,提高了硬件利用率和运算速度.并且为了适应硬件实现速度,在进行小波边界处理时不需要额外的边界延拓过程,很大程度上降低了算法的复杂度;整个模块采用verilog HDL语言进行设计,并在QuestaSim下进行了仿真试验.实验结果表明,该系统工作稳定可靠,完全满足实时处理的要求,并适用于JPEG2000的多级二维5/3小波变换.     

低功耗并行的提升式5/3二维离散小波变换的VLSI架构

离散小波变换需要较大的运算量和运算空间,为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散5/3小波变换的VLSI架构,这种结构同时进行行变换和列变换。文章对于VLSI架构的五大模块(行小波变换运算模块、两个列小波变换模块、FIFO寄存组和系统整体控制模块)的硬件实现给出了相应的方案。在Quartus II 7.2的平台下对于设计的该系统的时序仿真测试结果表明,综合分析后系统最小组合逻辑时延为7.142ns,可达到的最高频率为140.02MHz。时序仿真测试中当系统工作频率为100MHz,数据吞吐率达到773.944Mbit/s。     

二维9/7小波变换VLSI设计

为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散9/7小波变换(DWT)Mesh结构的VLSI设计方案,利用这种Mesh结构的VLSI能够实现并行处理一个图像的所有像素点.这种并行处理的Mesh结构可提高小波变换电路速度,以及图像压缩的速度.     

JPEG2000中5/3离散小波多层变换FPGA实现研究

基于新一代图像压缩国际标准JPEG 2000,介绍一种快速、有效的多层5/3小波变换的VLSI设计结构,该方法使用两组一维变换实现,用移位-相加代替乘法操作,整体设计采用了流水线设计。利用双端口RAM和地址生成模块的调度完成小波变换的分裂、边界延拓工作,不需另外增加模块。二维离散小波变换滤波器结构的设计采用Verilog HDL进行RTL级描述,已经通过了FPGA验证,并可作为单独的IP核应用于图像编解码芯片中。     

基于小波变换的几种图像压缩方法研究

利用小波变换进行图像编码已成为近年来的研究热点.采用不同的小波变换和量化,就形成了不同的压缩方案.本文选用了Daubechies9/7小波和基于提升框架的线性插值小波变换,并基于现在最流行的JPEG2000标准,采用标量量化及嵌入式编码等不同方法,对几种压缩方法的实验效果进行了比较.     

JPEG2000中小波滤波器的定点分析及其VLSI实现

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延拓算法提出了两种小波变换———折叠结构和长流水线结构 ;对两种结构进行了分析比较。最后 ,对折叠结构和相关的其它结构在所需存储单元的数量、存储单元的访问次数、处理能力以及功耗等方面进行了分析比较 ,可以看出文中提出的结构在性能上有明显优点。     

应用于JPEG2000的5/3提升小波的VLSI结构设计

提出一种基于提升算法（lifting scheme）实现JPEG2000编码系统中的二维离散小波变换（Discrete Wavelet Transform）的并行阵列式的VLSI结构设计方法.该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化的移位加操作替代乘法操作,采用嵌入式数据延拓算法处理边界延拓.整个结构采用流水线设计方法,减少了运算量,提高了硬件资源利用率,该结构可应用于JPEG2000图像编码芯片中.     

一种基于JPEG2000的小波域信息隐藏算法

针对JPEG2000基本压缩编码的特点,提出了一种应用于隐蔽通信的基于小波域统计特征的隐写算法.该算法首先利用置乱变换对待隐藏图像进行变换处理,并对载体图像进行多分辨率小波分解,然后根据人类视觉系统的掩蔽特性选择重要小波系数,将隐秘信息分别嵌入到重要小波系数的不同频率域中.实验结果表明,算法提高了信息隐藏的容量,较好地...     

基于OpenMP的JPEG2000图像并行编码算法

JPEG2000是新一代图像压缩标准,具有编码效率高、性能好等优点,由于采用小波和比特平面编码技术,其编码复杂度高,编码速度较慢。为了提高JPEG2000的编码速度,提出一种基于OpenMP的JPEG2000图像并行编码算法,通过对离散小波变换和EBCOT算法的并行处理,提高编码速度。结果表明,该算法在保持了JPEG2000良好特性的基础上,大大提高了编码速度,而且图像越大,对编码速度的改善越明显,使JPEG2000更加适用于大数据量的图像的传输。     

JPEG2000实时截断码率控制新算法及其VLSI结构设计

提出一种实时编码实时截断的码率控制算法.它根据已分解的小波子带内码块有效位平面数来预测未分解的小波子带内码块有效位平面数,并根据编码通道数和小波/量化权系数为当前编码码块分配码率.并提出一种JPEG2000编码实时截断,两级码率控制的编码体系结构.第一级采用本文提出的算法实时截断码流和编码通道.第二级在低码率下采用JPEG2000标准的PCRD优化算法搜索精确的分层截断点.在最优分层截断之前多数码流和编码通道被预先截断,存储器损耗小,实时性高.低码率下,图像质量跟JPEG2000标准一致.     

Multiplierless, Folded 9/7– 5/3 Wavelet VLSI Architecture

This brief proposes a multiplierless VLSI architecture for the famous 9/7 wavelet filters. The novelty of this architecture is the possibility to compute the 5/3 wavelet results into the 9/7 data path with a reduced number of adders compared to other solutions. The multiplierless architecture has been characterized in terms of performance through simulations into a JPEG2000 environment and compared to other solutions. Implementation on a 0.13-mum standard cell technology shows that the proposed architecture compared to other multiplierless architectures requires a reduced amount of logic with excellent performance.     

基于SoC和软硬件协同处理的可重构JPEG2000实现

提出一种基于SOC、具有可重构功能的JPEG2000软硬件协同实现方案.重点分析并实现了一种提升9/7、5/3算法的统一流水线结构.对于标准算法中的彩色变换、内容模型生成模块、Tier1编码和MQ编码器采用硬件加速处理,并对图像预处理单元、Tier2编码和系统控制功能则采用软件在NiosⅡ嵌入式系统上实现.最后采用以Altera公司的EP3C25F672作为核心芯片的开发系统,对该算法进行了软、硬件仿真,结果证明采用软、硬件协同处理,能有效地克服JPEG2000在实际应用中存在的速度和灵活性之间的瓶颈,具有计算效率高和芯片利用率高等一系列优点.     

A VLSI architecture for lifting-based forward and inverse wavelettransform

We propose an architecture that performs the forward and inverse discrete wavelet transform (DWT) using a lifting-based scheme for the set of seven filters proposed in JPEG2000. The architecture consists of two row processors, two column processors, and two memory modules. Each processor contains two adders, one multiplier, and one shifter. The precision of the multipliers and adders has been determined using extensive simulation. Each memory module consists of four banks in order to support the high computational bandwidth. The architecture has been designed to generate an output every cycle for the JPEG2000 default filters. The schedules have been generated by hand and the corresponding timings listed. Finally, the architecture has been implemented in behavioral VHDL. The estimated area of the proposed architecture in 0.18-μ technology is 2.8 nun square, and the estimated frequency of operation is 200 MHz     

三维图像的任意形状ROI小波零块压缩编码算法

感兴趣区(ROI)编码是在JPEG2000中提出的一种重要的技术,然而JPEG2000算法却无法同时支持任意形状ROI和任意提升因子.本文提出了一种基于任意形状ROI和3D提升小波零块编码的3D体数据图像压缩算法.新的算法支持ROI内外从有损到无损的编码.一种简单的任意形状无损ROI掩码(Mask)生成方法被提出.考虑到3D子带的特点,我们采用改进的3DSPECK零块算法对变换后的系数进行编码.一些其它支持任意形状ROI编码的算法也在本文中被评估,试验显示本文算法具有更好的编码性能.