整数5/3小波变换的VLSI结构设计

在JPEG 2000中,无损图像压缩是采用整数5/3小波变换实现的.JPEG 2000也给出了5/3小波基于提升方法的算法.对提升方法的整数5/3小波变换算法进行了研究,针对二维的变换提出一种VLSI结构.该结构由4个模块构成,模块之间并行运行,模块内部采用流水线技术.对多级变换,级间的运算还可交叉,体现了提升方法的优势,较大地提高了硬件效率.其主要优点是消耗资源少且运算速度高,同时也适用于其他整数小波变换.     

基于提升格式的自适应预测小波变换算法

基于提升格式的小波变换被称为第二代小波变换,该种结构提供了一种灵活构造非线性小波分解和精确重构的方法。本文根据提升格式的小波变换结构,针对具有突变点的光滑信号,以LeGall5/3小波为例,提出了一种不需要额外附加信息和存储空间就可完成精确重构的自适应预测算法。实验结果表明,该算法应用于分段连续信的一维信号,可较大概率取得零高频系数,获得较好的线性近似结果。     

9/7提升小波变换图像处理算法的高速FPGA实现

提升结构(Lifting Scheme)是一种新的双正交小波变换构造方法.这种方法使得计算复杂度大大降低,有效地减少了运行时间.介绍了基于FPGA的高速9/7提升小波变换的设计,提出采用多级流水线硬件结构实现一维离散小波变换(1-D DWT).该结构使系统吞吐量提高到原来的3倍,面积仅增加40%.在实现二维离散小波变换(2-D DWT)时采用基于行的结构,可以提高片内资源利用率和运行速度,满足小波变换实时性的要求.     

一维离散小波/小波包变换的VLSI结构

小波/小波包变换作为强有力的信号处理手段,正在越来越多的领域中得到了应用,因而其硬件实现也日益受到重视.本文针对小波/小波包变换在语音编码中的应用,给出了一维离散小波/小波包变换的VLSI结构.和现有的一些实现方案不同,该结构可用于不同支集长度小波、不同长度数据段、不同变换阶数,具有较大的通用性和可编程性,可作为多种处理系统的片上变换单元,亦可单片实现     

纯二维5/3小波变换及其在CT图像无损压缩中的应用

小波变换在数字图像处理领域有着广泛的应用,其对图像的处理常采用行列分离处理方式,这种方式不能完全吻合人眼视觉特性.针对这一情况,构造了一种与人眼视觉特性更加吻合的纯二维小波变换处理方式.首先,由一维5/3小波滤波器组通过McClellan变换构造纯二维5/3小波滤波器组,并用提升格式实现;然后,用该提升格式与纯二维Lazy小波滤波器组相嵌套的形式实现图像的纯二维5/3小波变换.为了便于工程应用,给出了其变换规程.将纯二维5/3小波变换用于CT图像的无损压缩,实验证明:对于512 dpi×512 dpi尺寸的CT图像,纯二维5/3小波变换无损压缩效果高于二维可分离5/3小波变换,每幅图像可平均节省1 989.9 byte.     

一种快速高效的二维一级小波变换的硬件实现

提出了一种针对9/7小波滤波器的二维一级小波变换的硬件平台,整体结构采用流水方式实现,数据分组输入,列变换采用多个小波变换单元,行变换模块为可重构硬件结构,行列变换之间不需要片上存储器。与已有结构相比,该结构可以通过更少的硬件资源消耗获得更高的处理速度。     

基于提升小波变换的SPECK图像编码算法

提升小波变换即第2代小波变换,可以实现图像的完全无损编码;SPECK(集合分裂嵌入块编码)是基于小波变换的采用块状结构的图像编码算法。文中介绍了基于提升方法的整数小波变换和SPECK图像编码算法,提出了用整数小波变换代替传统小波变换进行SPECK图像编码。实验结果表明,在相同压缩比下,该算法比EZW(零树小波编码)在重建图像的信噪比方面有所提高,而与SPHIT(多级树集合分列算法)接近。     

多级多维离散小波变换的快速提升计算

提升方法是计算离散小波变换的有效手段,它由一系列的提升步和拉伸变换组成.在计算多级和多维离散小波变换时,现有方法在每一次小波分解的过程中都做完整的提升步计算和拉伸变换计算.我们发现该方法存在运算过程的冗余,为此本文提出了一种称之为后拉伸变换的提升方法,基本思想是计算完所有的提升步后,再统一进行拉伸变换.它能减少离散小波变换的乘法运算量.例如,对图像与视频压缩中应用广泛的Daubechies 9/7小波,做一维5级分解时与现有方法相比,乘法运算减少20%,而二维5级分解时,乘法运算减少28%.     

基于Bemstein滤波器自适应提升小波变换

该文引入了基于提升法自适应离散小波变换,探讨了空间域提升结构中预测算子和更新算子的设计,根据预测误差最小原则使伯恩斯坦预测算子自适应匹配特定的数据序列,最后由数值仿真验证了该算法的性能,对于硬域值法小波系数去噪,自实应提升小波变换同一般的小波变换相比,去噪后的信噪比效率相近,提升方法的优点在于其设计上的灵活性和计算简单,易实现自适应变换。     

JPEG2000小波提升算法的硬件设计

离散小波变换是当今许多图像处理和压缩技术的基础,并被最新的ISO/IEC静态图像压缩标准JPEG2000所采用.基于提升方法的离散小波变换比传统的基于卷积的运算量小.我们为JPEG2000中的小波提升算法提出一个硬件结构,该结构整体运算速度高,存储需求低,硬件资源耗费少.我们提出在数据通道之外实现边界扩展,以降低数据通道的复杂性,提高运算效率.我们通过采用流水线技术,进一步提高了硬件设计的运算效率.     

FPGA implementation for 2D discrete wavelet transform

An operator correlation-based algorithm and its VLSI architecture For computing the 2D discrete wavelet transform is presented. The proposed discrete wavelet transform architecture was simulated in Verilog and synthesised with the FPGA compiler. The implementation for the 2D discrete wavelet transform on an FPGA-based design style is described     

一种高性能9/7离散小波变换滤波器的硬件设计

基于提升格式的离散小波变换比传统的基于卷积的运算量少,易于VLSI实现。本文提出了一种基于提升格式,高效实时实现JPEG2000中9/7双正交离散小波变换滤波器的VLSI结构设计方法。该方法所设计的结构,在保证同样的精度下,减少了运算量,整体运算速度高,硬件花费少,存储需求低,硬件利用率达到100%。本文用Verilog HDL对系统进行硬件描述,并选用Xilinx公司的XCV50e-cs144-8器件在ISE4.1环境下实现了综合。     

基于提升算法的离散小波变换FPGA实现

离散小波变换是当今许多图像处理和压缩技术的基础,并得到了广泛的应用.本文以4阶Daubechies小波为例阐述基于提升算法的离散小波变换的原理,并给出其硬件实现架构,然后进行仿真,将仿真结果与Matlab软件实现结果进行比较,结果表明硬件实现与软件实现基本一致,该硬件架构与基于传统的卷积方法实现相比,可以减小硬件实现面积,并利用插入流水线寄存器的方法,缩短关键路径,提高运算速度.     

A high-throughput,memory efficient architecture for computing the tile-based 2D discrete wavelet transform for the JPEG2000

In this paper, the design and implementation of an optimized hardware architecture in terms of speed and memory requirements for computing the tile-based 2D forward discrete wavelet transform for the JPEG2000 image compression standard, are described. The proposed architecture is based on a well-known architecture template for calculating the 2D forward discrete wavelet transform. This architecture is derived by replacing the filtering units by our previously published throughput-optimized ones and by developing a scheduling algorithm suited to the special features of our filtering units. The architecture exhibits high-performance characteristics due to the throughput-optimized filters. Also, the extra clock cycles required due to the tile-based version of the discrete wavelet transform are partially compensated by the proper scheduling of the filters. The developed scheduling algorithm results in reduced memory requirements compared with existing architectures.     

一种新型基于提升算法的二维离散小波变换结构的实现

在提升算法原理分析的基础上，设计出一种采用提升算法的二维离散小波变换结构，改变了传统的提升算法先行后列的运算方式，将行列运算操作结合起来进行，这样，相比于传统结构，在基本不增加硬件单元的前提下，变换时间减小为原来的75％左右，提高了硬件效率。     

小波图像编码的VLSI实现

设计了一种模块化的二维离散小波变换(2-D DWT)的VLSI结构.该结构可以实时完成小波变换,且很容易扩展.针对零树编码硬件实现方面的不足,利用一种简单的顺序扫描方式和两个标志阵列,设计了一种适合硬件实现的快速零树编码算法(FZIC)和FZIC硬件实现的VLSI结构,编写了2-D DWT和FZIC硬件结构的Veri log HDL模型,并进行了仿真和逻辑综合.结合2-D DWT和FZIC,实现了小波图像编码系统 ,并用ALTERA CPLD成功进行了验证.     

二维DWT／IDWT处理器的VLSI设计

在本文中，我们设计了基于多分辨分析，适合于硬件实现的二维ＤＷＴ和ＩＤＷＴ实时系统，采用了ｔｏｐ－ｄｏｗｎ的ＶＬＳＩ设计方法，用硬件描述语言ＶＨＤＬ，在Ｓｙｎｏｐｓｙｓ系统中进行了验证和综合，综合结果表明：系统的规模为７１４０单元面积，对于四层信小波变换，数据处理速度约可达到４Ｍｐｉｘｅｌ／ｓ。     

应用于JPEG2000的5/3提升小波的VLSI结构设计

提出一种基于提升算法（lifting scheme）实现JPEG2000编码系统中的二维离散小波变换（Discrete Wavelet Transform）的并行阵列式的VLSI结构设计方法.该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化的移位加操作替代乘法操作,采用嵌入式数据延拓算法处理边界延拓.整个结构采用流水线设计方法,减少了运算量,提高了硬件资源利用率,该结构可应用于JPEG2000图像编码芯片中.     

Efficient implementation of lifting-based discrete wavelettransform

A recursive architecture for implementing the lifting-based discrete wavelet transform is proposed. Processing of the transform stages is interleaved, improving the hardware utilisation and efficiency, by exploiting the wavelet decimation structure