薄层电阻标样及Mapping在IC制造中的应用研究

提出对集成电路在线监控中使用相关薄层电阻标样的必要性和重要性。着重介绍了薄层电阻标样和Ｍａｐｐｉｎｇ技术在验证仪器各档测量薄层电阻误差，对外延生长工艺验控，判断离子注入退火后薄层电阻均匀性差的原因，监视扩散炉内部温度与气流对扩散影响和监控溅吕层厚度质量等应用。     

微处理器在微区薄层电阻测试Mapping技术中的应用

本文利用微区薄层电阻测试的一种斜置四探针新方法，将扩散微区薄层电阻测试结果绘成全乍的灰度图，这种微区薄层电阻测试Ｍａｐｐｉｎｇ技术十分有利于评价材料的质量。在测试过程中应用微处理器，可立即数字显示相应的测量电压及微区的薄层电阻，加快了计算速度并有利于控制探针的合适位置。     

微处理器在微区薄层电阻测试Mapping技术中的应用

利用微区薄层电阻测试的一种斜置四探针新方法，将扩散微区薄层电阻测试结果绘成全片的灰度图，这种Ｍａｐｐｉｎｇ技术十分有利于评价材料的质量，在测试过程中应生处理器，可立即数字显示相应的测量电压及微区的薄层电阻，加快计算速度并有利于控制探针的合适位置。     

超薄SOI应用SALICIDE技术的薄膜厚度优化研究

在ＳＯＩ材料上采用钴自对准硅化物技术，研究了减薄后的ＳＯＩ上钴溅射厚度的优化问题，着重分析了在硅膜厚度一定时钴膜厚度改变、钴膜厚度不变而硅膜厚度变化对硅化物形成后薄层电阻的影响。实验表明，采用Ｔｃｏ：Ｔｓｉ≈１：３．６的近似方法优化钴度膜厚度，会得到薄层电阻最低的硅化接触，改善其接触特性。     

薄层电阻标样及Mapping在IC制造中的应用研究

提出对集成电路在线监控中使用相关薄层电阻标样的必要性和重要性。着重介绍了薄层电阻标样和 Mapping技术在验证仪器各档测量薄层电阻误差 ,对外延生长工艺监控 ,判断离子注入退火后薄层电阻均匀性差的原因 ,监视扩散炉内部温度与气流对扩散影响和监控溅射铝层厚度质量等应用。     

轻掺铬半绝缘砷化镓单晶中位错密度和薄层电阻

分析了轻掺铬半绝缘砷化镓单晶中位错密度和薄层电阻。用熔融氢氧化钾腐蚀显示位错，用暗点扫描法测薄层电阻。结果表明：单晶中位错密度和薄层电阻分布类似，并且和理论分析液封直拉法生长的半绝缘砷化镓中应力分布一致，证明轻掺铬不影响单晶的位错密度。     

四探针和EIT测试微区薄层电阻的研究与进展

论述了一种测试大型硅片电阻率均匀性的新方法——电阻抗成像技术（EIT）。给出了四探针的基本原理,指出EIT的基本思想来源于四探针技术。对EIT的基本原理和重建算法在理论上进行了描述．提出可将其应用于微区薄层电阻测试,并对EIT在大型硅片微区薄层电阻率均匀性测试技术上的系统应用做了进一步探索。     

微区电阻测试方法及新测试仪研制

文章对国内外开展微区薄层电阻测试的方法进行了综述，特别对改进范德堡四探针技术方法的测试原理、测试过程与测试结果进行了论述与分析，对微区电阻测试方法的进一步发展提出了一种可操作的方法，并研制出新型四探针测试样机。     

薄层方块电阻宽电极测试方法

设计一种用宽电极测试薄层方块电阻的方法,给出理论分析和实验结果,该方法可以作为对四探针方块电阻测试仪进行校对的原始方法．也可以开发为一个大学物理设计性实验。     

Ge预非晶化硅化物工艺的研究

对全耗尽SOI CMOS技术中的Ge预非晶化硅化物工艺进行了研究．Ge的注入，使Si非晶化，减小了硅化物的形成能量．Ti硅化物在非晶层上形成．与传统的Ti硅化物相比，注Ge硅化物工艺有两个明显的特点：一是硅化物形成温度较低；二是硅化物厚度容易控制．采用注Ge硅化物工艺，使源漏薄层电阻约为5.2Ω/□．经过工艺流片，获得了性能良好的器件和电路，其中，当工作电压为5V时，0.8μm 101级环振电路延迟为45ps．     

Ge预非晶化硅化物工艺的研究

对全耗尽SOI CMOS技术中的Ge预非晶化硅化物工艺进行了研究．Ge的注入，使Si非晶化，减小了硅化物的形成能量．Ti硅化物在非晶层上形成．与传统的Ti硅化物相比，注Ge硅化物工艺有两个明显的特点：一是硅化物形成温度较低；二是硅化物厚度容易控制．采用注Ge硅化物工艺，使源漏薄层电阻约为5.2Ω/□．经过工艺流片，获得了性能良好的器件和电路，其中，当工作电压为5V时，0.8μm 101级环振电路延迟为45ps．     

GaAs太阳电池的体电阻及旁路漏电对电池结特性的影响

复合电流是液相外延GaAs太阳电池暗电流的主要成分。扫描电镜观察表明,旁路电流主要来源于太阳电池结区的杂质。串联电阻主要来源于电池p型GaAs层的薄层电阻及正面电极的体电阻。串联电阻降低了电池的短路电流,旁路电阻降低了电池的开路电压。减小电池p-GaAs层的薄层电阻是提高电池效率的重要途径。     

自对准Ti－SALICIDE LDD MOS工艺研究

本文着重研究了０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＭＯＳ工艺技术．ＴｉＳｉ２的形成采用两步快速热退火及选择腐蚀完成，Ｔｉ膜厚度的最佳选择使ＳＡＬＩＣＩＤＥ工艺与０．２μｍ浅结相容，源／漏薄层电阻为４Ω／□．上述技术已成功地应用于０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＮＭＯＳ器件及其Ｅ／ＤＭＯＳ３１级环形振荡器的研制，特性良好．     

再谈经典四探针测试方法中圆片连界修正系数

介绍经典法直排四探针测量电阻率或薄层电阻时，圆片边界修正系数的计算公式，计算程序和修正系数表。     

印制板特殊加工工艺

2。2埋入平面电阻PCB制造技术 2．2．1概述 埋入电阻印制板又称之为埋入平面电阻PCB,或简称平面电阻（PRT）PCB。埋入电阻的技术又分为薄膜型电阻技术、厚膜（网印）型电阻技术、喷墨型电阻技术、电镀型电阻技术以及烧结型电阻技术等类型。     

四探针技术测量薄层电阻的原理及应用

对四探针技术测试薄层电阻的原理进行了综述,重点分析了常规直线四探针法、改进范德堡法和斜置式方形Rymaszewski法的测试原理,并应用斜置式Rymaszewski法研制成新型的四探针测试仪,利用该仪器对样品进行了微区(300μm×300μm)薄层电阻测量,做出了样品的电阻率等值线图,为提高晶锭的质量提供了重要参考.     

Ni(Zr)Si薄膜热稳定性及其肖特基势垒二极管的电学特性

提出在Ni中掺入夹层Zr的方法来提高NiSi的热稳定性．具有此结构的薄膜,600～800℃快速热退火后,薄层电阻保持较低值,小于2Ω/□．经XRD和Raman光谱分析表明,薄膜中只存在低阻NiSi相,而没有高阻NiSi2相生成．Ni(Zr)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺Zr的镍硅化物的转变温度上限提高了100℃．Ni(Zr)Si/Si肖特基势垒二极管能够经受650～800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.63eV,理想因子接近于1．     

低能量Ar~＋背面轰击对晶体管特性的影响

在完成硅平面晶体管管芯和上部电极制备后，用低能量氩离子束进行背面轰击，能显著增大高频和超高频小功率晶体管的电流放大系数，提高特征频率、功率增益和输入阻抗，减小噪声系数和使击穿特性变硬，而势垒电容和薄层电阻不改变．实验结果和理论分析表明，上述参数的改善与轰击后界面态密度的减小、少数载流子寿命和扩散系数的增大有关．     

GaAs工艺监测研究

介绍了GaAs MMIC(GaAs microwave monolithic integrated circuit)工艺运用监测技术控制工艺过程,实时掌握工艺状况,保证产品的一致性、可重复性和可靠性。针对薄层电阻和接触电阻的阻值以及器件的栅阻和栅长等工艺过程中关键的参数,分别用范德堡结构、开尔文结构和十字桥结构进行监测。采用范德堡结构测得薄层电阻Rs=(π/ln 2)V14/I23,开尔文结构得到接触电阻Rc=V13/I24,十字桥结构可以了解栅阻和栅长。然后通过运用统计过程控制技术对数据进行分析,可以有效改进工艺,提高产品质量。     

电阻网络元模拟算法及其在IC设计中的应用

提出了一种模拟任意形状的薄层电阻的方法－－电阻网络元模拟算法。将模拟值和计算值进行比较表明，该方法具有精度高和操作简单的优点，从而在ＩＣ的设计中获得广泛的应用。