Viterbi译码器的并行优化设计

本文提出了一种(2,1,9)卷积编码及其Viterbi译码的软件实现方案。该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分运用了蝶形运算、周期性回溯等卷积码的固有特性,获得了Viterbi译码输出。重点对蝶形运算和维特比算法进行了SSE并行优化。仿真实验表明,此方案可大幅提高译码效率,缩短处理时间。     

卷积码编译码的Matlab仿真及其性能研究

提出了一种（2,1,7）卷积编码及其维特比（Viterbi）译码的软件实现方案,在Matlab环境中应用软件技术实现了（2,1,7）卷积码的Viterbi译码器功能。测试证明,该Viterbi译码算法在低信噪比下的误码率仍能达到10^-6。     

基于FPGA的串行维特比译码的实现

维特比算法是一种卷积码译码算法。随着卷积码约束度的增加，并行维特比译码所需的硬件资源呈指数增长，限制其硬件实现。该文讨论了一种申行译码结构的FPGA实现方案。这种申行结构适合长约束度的卷积码译码，能在性能不下降的前提下有效地节省资源。     

卷积码的Viterbi高速译码方案

本文探讨了无线通信中广泛涉及的差错控制问题,介绍了卷积码的编译码原理.提出了一种卷积码编码,及其高速Viterbi译码的实现方案,对译码的各个组成部分作了分析,并在FPGA中实现了该译码方案.仿真结果表明,在纠正能力范围内,能够正确纠错并译码,且具有高速译码的优点,达到了预期的效果,该设计方案可以非常容易地应用到很多差错控制的通信系统中.     

一种基于BICM-ID的物理层网络编码联合设计方案

基于迭代比特交织编码调制(BICM-ID)提出了一种物理层网络编码与编码调制技术联合设计方案。该方案将编码调制技术和物理层网络编码联合设计,提高了网络吞吐量,通过设计一种星座映射方案,增大欧氏距离,降低误码率。此外,由于译码器部分只采用了一个SISO译码模块,编码译码方式采用卷积码,使得译码复杂度大大降低。     

一种具有低相关特性的分块交织器的设计

卷积码是信道编码理论研究的热点课题.交织器的设计问题是研究卷积码中的主要问题之一.本文结合卷积码在某雷达的数字通信中的应用问题,对分块交织方法进行了研究,给出了一种新的交织器的设计方案,理论分析和计算机仿真证实了此方案在实现上和相关性上都具有良好的性能.同时,本文从理论上解释了在交织长度很大时,交织器的选择对卷积码译码性能几乎没有影响的原因.     

基于TMS320C6000系列DSP的维特比译码程序优化设计

在软件无线电技术中,经常采用DSP芯片实现信道解码,但维特比译码算法在DSP上的运行速度限制了DSP译码在高速实时系统中的应用。针对TMS320C6000系列DSP的特点,提出了一种优化的译码程序设计方案。利用DSP的并行运算能力,极大地缩短了译码器中“加比选”单元的运算时间。优化后的程序比优化前的程序在译码速度上提高了约4倍。当在167MHz的TMS320C6701上运行的时候,对(2,1,7)卷积码的译码速度可以达到870kbps。     

一种对CCSDS删除卷积码的盲解码方法

介绍了CCSDS标准的删除卷积码的编译码原理,以理论推导出的等效校验矩阵为先验知识,通过构造线性方程组,识别出删除卷积码的删除图案和码头,进而提出了一种删除卷积码的盲解码方法.仿真结果表明,在信噪比大于5 dB的加性高斯白噪声信道中,能实现所有CCSDS标准删除卷积码的盲解码.     

一种基于序列译码的快速相关攻击算法

快速相关攻击是一种重要的序列密码分析方法。该文提出一种基于卷积码的序列译码的快速相关攻击算法,首先利用特殊的校验方程将线性分组码转化为低码率卷积码,然后用卷积码的序列译码算法恢复出密钥。当记忆长度较大时,该算法显著地降低了中算法的译码复杂度。     

卷积编码及基于DSP的Viterbi译码器设计

卷积编码是前向纠错的差错控制编码方法之一, Viterbi译码是卷积码的一种杰出的译码算 法，它是一种最大似然算法，适于硬件实现．本设计中的Viterbi译码器是构建在台湾智源 科技的DSP芯片FD216之上的．在对Viterbi译码器测试时取一幅图像文件作为数据源，并用 软件方法模拟高斯白噪声信道．DSP芯片卓越的性能为我们提供了更深入的开发潜力.     

第三代移动通信中卷积码解码方法研究及应用

本文研究了移动通信系统中比较重要的一种前向纠错码——卷积码,并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现,给出了硬件实现的逻辑框图,并提供了该实现在W-CDMA系统中的计算机性能仿真结果。     

LTE系统中咬尾卷积码的编译码算法

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析。从性能和复杂度这两个角度考虑, 两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法。     

微型飞行器移动通信系统的研究与实现

传统的数字通讯方式已不能充分满足微型飞行器移动通信系统低质量、低功耗、低误码率、高抗干扰性的需求,必须设计最佳的编码、译码和硬件实现方案来满足这些需求.通过分析比较非线性卷积编码比线性分组码在微型飞行器移动通信系统中所具有的优势,提出了把卷积编码以及维特比译码应用于微型飞行器信道传输巾的具体方法,并通过把编码和解码程序移植到微型飞行器的处理器上,对处理器的工作性能进行优化,极大地改善了微型飞行器移动通信系统的性能.     

水声OFDM系统中卷积码译码设计及其DSP实现

纠错编码是水声OFDM通信系统必须采用的关键技术.本文从译码性能和工程实现角度出发,采用卷积交织、卷积编码和Viterbi软译码相结合的差错控制方案,通过仿真和水池实验确定其参数,并在TMS320DM642上实现.在DSP实现时,卷积交织采用查表法,Viterbi译码采用蝶形运算宏定义等处理方法,极大地提升了运算速度,...     

基于融合多层卷积特征的显著性区域提取

针对目前卷积神经网络提取图像特征不充分导致的显著性提取效果不明显的问题,提出了一种多层卷积特征融合的自编码显著性区域提取算法.在使用卷积网络提取图像特征时,其浅层卷积特征一般提取的是图像的细节特征如颜色、纹理和位置特征,深层次卷积特征一般是图像的语义特征,在编码层将浅层卷积特征经过下采样融合到深层次的卷积特征中,并将深层次卷积特征进行上采样融合到浅层卷积特征中,实验表明这样可以大大提高编码质量;在解码中将编码时的卷积特征也进行融合,可以获取到解码丢失的信息进而得到更优的解码图像.此外还设计了逐层监督的方式来指导解码层的训练,即用标准的区域提取图进行下采样作为每一层解码层的标准图进行监督训练.实验结果表明,该方法可以在PAGRN的基础上将F度量平均提升0.071,平均绝对误差MEA平均降低0.031.     

一种基于纠错码的快速相关攻击算法

快速相关攻击是一种重要的序列密码分析方法。该文提出了一种基于纠错码的快速相关攻击算法：利用特殊的校验方程对密钥进行分割，在对分割后的密钥攻击时将线性分组码转化为低码率卷积码，用Viterbi译码算法恢复出密钥。该算法显著地降低了快速相关攻击算法的译码复杂度。     

基于FPGA的CRC编解码算法研究

为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力.在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在QuartusⅡ上开发平台,运用Verilog硬件描述语言实现CRC的编码与解...