基于编程电流/电压的相变存储器写驱动电路

相变存储器发生相变时各个单元存在差异性,为了改善其写入数据时的可靠性及芯片的成品率,设计了一种可分别用电流扣电压脉冲编程的写驱动电路.针对相变存储器SET过程的特性,写驱动电路可有选择地产生电流阶梯波或电压阶梯波.设计采用SMIC 130 nm CMOS标准工艺库.对相变存储单元进行了测试,结果表明,用电流梯度波写驱动电路替代传统单一脉高电流脉冲波写驱动电路,相变存储器的低阻分布更加集中,可提高实验芯片的成品率.     

相变存储器驱动电路的设计与实现

介绍了一种新型的相变存储器驱动电路的基本原理,设计了一种依靠电流驱动的驱动电路,整体电路由带隙基准电压源电路、偏置电流产生电路、电流镜电路及控制电路组成.该结构用于16Kb以及1 Mb容量的相变存储器芯片的设计,并采用中芯国际集成电路制造(上海)有限公司的0.18μm标准CMOS工艺实现.该驱动电路通过Hspice仿真,表明带隙基准电压、偏置电流均具有较高的精度,取得了良好的仿真结果,在16 Kb相变存储器芯片测试中,进一步验证了以上仿真结果.     

一种1kb相变存储芯片的设计

以中科院上海微系统与信息技术研究所自主研发的相变存储器工艺为基础,开发了一款容量为1 kb、可应用于射频标签(RFID)的嵌入式相变存储芯片.该芯片以1T1R为基本单元结构,采用箝位读出方式以及电流镜式写驱动电路,成功实现了相变存储器的读写功能.测试结果显示,该芯片可重复擦写次数达到107次,在80℃条件下数据保持力达...     

一种适用于相变存储器的低噪声时钟发生器

基于相变存储器的特性,设计了一种具有低功耗、低噪声的时钟发生器.该时钟由压控振荡器产生,并通过时钟控制电路转换为相变存储器存储操作所需的reset、set信号.由于纳米尺寸下的相变存储器件受噪声影响严重,该电路降低了外围驱动对相变存储单元的低频噪声干扰,能够改进相变存储器性能.电路采用40 nm CMOS工艺设计,电源电压为1.8V,功耗为1.26 mW,RMS抖动为0.83 ps,p-p抖动为5.14 ps,芯片面积为80 μm×90 μm.     

用于相变存储器的自适应1.5X/2X/3X高效电荷泵

针对相变存储器中编程驱动电路的电源效率问题,设计了一种1.5X/2X/3X自适应高效电荷泵,电路采用跳周期模式稳定输出电压.在中芯国际0.18 μm标准CMOS工艺模型下,对电路进行了仿真.结果表明,在输入电压为2.2～4.8 V时,输出5V电压,最大负载电流为10mA,电源效率最高可达94％.     

一种适用于相变存储器锁相环时钟的新型电荷泵

设计了一款低噪声、低功耗的电荷泵,适用于相变存储器驱动电路中的锁相环时钟。与其它结构的电荷泵相比较,此款电路对时钟馈通与电荷注入等干扰免疫力强。根据相变存储器对驱动电路低噪声的性能要求,本电路具有低的热噪声和1/f噪声。仿真结果表明输出电压在0℃~80℃温度范围内最大仅有11mV的偏差,其与PFD所产生的相位噪声在1MHz频率下为-102dB。电路采用40nm CMOS工艺设计,电源电压2.5V,功耗0.125mW,芯片面积60 m×55 m。     

相变存储器中驱动二极管之间串扰电流的分析与减小方法

由于二极管在单元尺寸上的优势,被认为是高密度相变存储器中驱动管的不二之选.如果制备二极管的工艺参数不恰当,则大的漏电流会影响PCRAM存储数据的准确性和长久的保持力.首先简要介绍了具有自主知识产权的相变存储器中驱动二极管阵列的制备方法,然后从载流子分布以及半导体器件角度,分析了驱动二极管之间串扰电流的产生原因,最后,依据工艺流程介绍了一种简单的方法来减小驱动二极管之间的串扰电流.依据SMIC的工艺进行TCAD仿真,结果表明此种方法能够在增大驱动电流的同时大大减小串扰电流.     

基于相变存储器器件单元的电流脉冲测试系统

相变存储器单元的测试主要包括set、reset和read操作,目前国内外多采用施加电压脉冲的方法对相变存储单元进行reset操作,这不仅容易造成器件的损坏,而且使得相变过程中瞬态电流的准确计算非常困难。与常规测试方法不同,文章提出一种专门针对相变存储器的电流脉冲测试系统,该系统可以提供准确可控的电流脉冲来对相变存储器器件单元进行操作。     

基于相变存储器器件单元的电流脉冲测试系统

相变存储器单元的测试主要包括set、reset和read操作, 目前国内外多采用施加电压脉冲的方法对相变存储单元进行reset操作, 这不仅容易造成器件的损坏, 而且使得相变过程中瞬态电流的准确计算非常困难。与常规测试方法不同, 文章提出一种专门针对相变存储器的电流脉冲测试系统, 该系统可以提供准确可控的电流脉冲来对相变存储器器件单元进行操作。     

基于Ge_2Sb_2Te_5存储介质的相变存储器疲劳特性分析

相变存储器由于操作电压低,读取速度快,制造工艺简单且与成熟CMOS工艺兼容,被认为最有可能替代Flash成为主流非易失性存储器。相变存储介质在存储中体积变化是影响器件可靠性的一个重要因素。研究了相变存储器在疲劳测试中的电性特征,利用高分辨率透射电子扫描电镜及傅里叶转换分析方法,研究相变存储器疲劳测试后相变介质的微观结构。若底部电极与相变介质的接触存在纳米量级不平整,那么接触表面将产生大电流密度,造成过操作,产生明显的体积收缩比。可以预测在多次的写擦操作后将导致相变介质形成空洞,与底部接触电极脱附。因此,控制底部接触电极与相变介质接触形貌对器件疲劳特性有着至关重要的影响。     

A Built-in Self-Test Scheme with Diagnostics Support for Embedded SRAM

In this paper we propose a novel built-in self-test (BIST) design for embedded SRAM cores. Our contribution includes a compact and efficient BIST circuit with diagnosis support and an automatic diagnostic system. The diagnosis module of our BIST circuit can capture the error syndromes as well as fault locations for the purposes of repair and fault/failure analysis. In addition, our design provides programmability for custom March algorithms with lower hardware cost. The combination of the on-line programming mode and diagnostic system dramatically reduces the effort in design debugging and yield enhancement. We have designed and implemented test chips with our BIST design. Experimental results show that the area overhead of the proposed BIST design is only 2.4% for a 128 KB SRAM, and 0.65% for a 2 MB one.     

低码率语音编码器实现中的片上Cache分配策略

针对DSP上低码率语音编码器的实现和优化问题,研究了片上Cache的分配策略.根据指令Cache的大小,以及程序处理的数据量的大小,将程序分成大小合理的段,分阶段载入Cache中.对数据Cache的分配考虑了Cache结构和数据本身的特点,使有限的数据Cache得到充分的利用.全面考察数据的生命期,使已经载入数据Cac...     

Flash存储器技术与发展

Flash存储器是在20世纪80年代末逐渐发展起来的一种新型半导体不挥发性存储器，它具有结构简单、高密度、低成本、高可靠性和系统的电可擦除性等优点，是当今半导体存储器市场中发展最为迅速的一种存储器。文章对Flash存储器的发展历史和工作机理、单元结构与阵列结构、可靠性、世界发展的现状和未来趋势等进行了深入的探讨。     

S7-200 PLC的V内存永久保存

介绍了西门子S7—200系列PLC的存储器内容保存方法，并提供了一个可以将任意段V内存进行永久保存的子程序范例。     

嵌入式多媒体应用中的片上存储器分配

为了提高嵌入式多媒体应用的运行速度并降低功耗,本文提出一种高效利用片上存储器的方法.将数据矩阵划分成合理大小的子块,分阶段地将数据子块转移到片上,并尽可能重复利用已经转移到片上的数据,以便有效地减少片外存储器与片上存储器之间的数据转移.通过对汇编语言中存储器阵操作数适当分配,避免读写数据延迟.根据汇编语言代码写出不产生流水线停滞的各个矩阵操作数的存储器位置限制条件,根据限制条件,本文提出求解矩阵分配的方法.     

Chalcogenide memory materials

The operating principles of an amorphous semiconductor non-volatile memory (ovonic memory switch) are reviewed. Methods for including the memory switch in bipolar integrated circuits with two levels of conductor are discussed. Electrical performance currently attainable from integrated memory devices of this type is outlined.     

基于新型非易失存储器的混合内存架构的内存管理机制

随着互联网和云计算技术的迅猛发展,现有动态随机存储器（Dynamic Random Access Memory,DRAM）已无法满足一些实时系统对性能、能耗的需求.新型非易失存储器（Non-Volatile Memory,NVM）的出现为计算机存储体系的发展带来了新的契机.本文针对NVM和DRAM混合内存系统架构,提出一种高效的混合内存页面管理机制.该机制针对内存介质写特性的不同,将具有不同访问特征的数据页保存在合适的内存空间中,以减少系统的迁移操作次数,从而提升系统性能.同时该机制使用一种两路链表使得NVM介质的写操作分布更加均匀,以提升使用寿命.最后,本文在Linux内核中对所提机制进行仿真实验.并与现有内存管理机制进行对比,实验结果证明了所提方法的有效性.     

嵌入式操作系统μC／OS-Ⅱ的一种内存管理算法

针对μc／OS-Ⅱ内存管理机制的不足,提出了一种新的内存管理算法．较小的内存分成固定大小的内存块,用位图索引组织;较大的内存用链表组织．实验表明,该方法能较好地提高内存分配速度和利用率,特别是对于内存块大小变化很大的系统．     

BU-61580芯片与PPC处理器的接口设计与分析

文章简要介绍了MIL—STD-1553总线的接口芯片BU-61580的功能及其特点．重点从硬件方面分析了RT模式下的几种不同的接口方式,具体分析了BU-61580与PPC系列代表处。理器PPC755如何进行硬件设计,如何能比较好的缩短共享内存的仲裁时间问题。     

E2PROM的新应用

介绍了怎样通过硬件和软件的配合实现一片E2PROM同时兼作程序存储器和数据存储器.