用于反熔丝FPGA的多标准IO接口电路

针对高可靠性领域和复杂环境对大规模反熔丝FPGA器件的迫切需求,设计了一种新的用于反熔丝FPGA的可动态配置IO接口电路。该IO接口电路具有宽的输入输出电压范围,能实现多驱动调节,支持一系列不同电平模式。通过对反熔丝单元进行编程配置,该IO接口电路可兼容多种IO标准,内核电压为2.5 V,端口电压可在3.3 V与5 V之间转换。仿真与测试结果表明,该IO接口电路满足设计要求,接口速度优于国外同类产品。     

65nm CMOS工艺中的高速多标准FPGA I/O接口设计

设计了一种现场可编程门阵列(FPGA)中使用的高速可配置的输入输出(I/O)接口电路。通过使用电平移位电路、互补自偏置差分放大电路(CSDA)等,该电路实现了包括低压差分信号(LVDS)在内的多种常见的接口协议标准。该电路同时具备可编程配置压摆率和可编程配置输出驱动电流的功能,同时为保证信号完整性,设计了数字阻抗匹配(DCI)模块。芯片使用SMIC 1P10M65nm CMOS工艺流片。测试结果表明,芯片核心电路在1.2V电压下能保证各种协议工作正常,输入输出信号延时、最大输出电流、最高工作速率等与仿真结果吻合,均达到设计指标要求。     

AD9807/AD9805完整12位10位6MSPS CCD/CIS信号处理器

Ａ特点１２位和１０位引脚兼容转换速率６ＭＳＰＳ内部带三个修正双采样器（ＣＤＳ）３通道,２ＭＳＰＳ彩色工作方式模拟可编程增益放大器增益范围１～４象素率数字增益可调象素率数字失调可调内部带电压基准保证无失码控制接口与微处理器兼容数字输入／输出接口电平＋３３／＋５Ｖ低功耗ＣＭＯＳ：５００ｍＷ６４脚ＰＱＦＤ表面贴封装AD9807/AD9805完整12位10位6MSPS CCD/CIS信号处理器     

交流信号电平移位电路

交流信号可由多种信号源产生,其中不少信号源与诸如TTL等最常用的接口电压不兼容。人们通常使用电容来耦合AC信号,因为电容耦合能滤除直流分置电平。但是电容耦合有时不适用,这是因为被耦合的信号电压在地电平上下摆动,所以必须增加直流偏置,以使被耦合的信号与接口电压兼容。此外,被耦合的信号所含的直流电压分量V_(DC)随脉冲宽度变化而变化。当被耦合的信号振幅较大时,这种直流变化会对接口电压产生干扰。本电路能测量     

一种高精度可调电平接口电路设计

为了满足各种仪器或电路所需的接口电平,本文设计了一种可生成频率范围在25MHz~3.2GHz、电平差模范围为0~1.9V、共模范围为-4~4V可调电平的接口电路。外部驱动源驱动差模电路产生一个频率为25MHz~3.2GHz的差模信号,由数模转换器产生的共模信号通过电阻与差模信号耦合输出电平信号,通过两个信号参考端隔离的办法实现电平的共模电压和差模电压解耦调节,差模和共模信号电平值通过电平控制模块来设定。选择接口输出为标准LVDS、RS-485、PECL电平进行实验测试,测试结果表明,该电平接口电路输出的电平信号稳定,精确度高,电平误差小于5mV。     

一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz^3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。     

远程通讯接口的硬件设计

通讯接口是实时控制测量仪器的关键之一，本文叙述的远程通讯接口电路，这是一种全双工，可编程的串行通讯口，经过电平转换器，成为标准的ＲＳ－２３２Ｃ接口，该电路已在多种测量仪器中得到应用。     

基于多ADSP-TS201的通用信号处理模块

介绍了基于CPCI总线多ADSP-201S DSP芯片的可编程通用信号处理模块的结构、工作原理和设计技术.该模块的输入输出接口采用标准低摆幅差分信号接口和标准的CPCI总线,峰值处理能力可达14.4 GFlops,通用性好,处理能力强.文中还分别介绍了如何利用该模块构成一个4波束的数字波束形成处理器,和一个可以同时对4个波束的回波信号进行线性调频信号脉冲压缩的实时雷达信号处理器.     

GaAs BFL电路输入输出接口电路的研究

讨论了与ECL兼容的GaAs BFL电路的输入输出接口电路的要求,设计并研究了几种能使GaAs BFL电路与ECL电路相兼容的输入输出接口电路,对它们进行了计算机模拟、投片制作和测试。     

基于FPGA和AD1836的I2S接口设计

引言 AD1836是ADI公司新推出的一款高性能的单片声码器,适用于数字音频系统。它采用5V供电,数字接口输入输出电平为LVTTL电平,可以直接和一般的FPGA连接。AD1836集成了3路立体的D／A和两路立体的A／D,参考电压为2．25V,为了降低信号的干扰,模拟信号的输入输出均采用差分的形式,输入输出模拟信号的最大峰峰值为5．6V。系统时钟为12．288MHz,数据采样率最高为96kHz,     

多路串口复用光纤传输系统的实现

介绍一种基于高速采样的多路串口信号复用的光纤传输系统。该系统采用可编程逻辑器件结合专用光电发送和光电接收器进行设计,实现了不同速率的多路串口信号复用的光纤传输。     

SW3424电源电压监控保护电路的设计与应用

本文介绍并分析了一种电源电压监控保护电路的工作原理及应用。该保护电路采用了双通道输入／双通运输出。输入比较器有较宽的共模电压范围，有可编程磁滞输入和可编程输入／输出延时。输出采用了大电流驱动输出和显示输出。本文给出了其主要性能指标、典型应用连接图及需注意的问题。该电路可广泛用于航空、航天、雷达、通信及精密仪器等领域。     

PAL可编程逻辑器件开发和应用

PAL器件内含标准方式连接的逻辑门阵列,主要由可编程的“与”阵列和固定的“或”阵列、可编程的输入/输出和带有反馈的寄存器构成。用户可根据实际应用要求,用编程器通过一块接口卡与PC机接口,以PC机作为控制机,通过编程熔断或保留PAL器件内的熔丝,而产生特定的逻辑功能。     

DSP中基于指令并行和任务并行的DMA接口设计

在面向多媒体数据流的计算密集型的应用中，不仅要求DSP(数字信号处理器)有非常强大的数据处理能力，还要求其具有高速的数据输入、输出接口带宽。本文在传统DSP常用的增强型哈佛结构的基础上，提出一种DSP处理器DMA接口结构的设计方案．实现了基于指令并行和任务并行的DMA并行传输模式。通过6个常用的DSP算法程序实验验证．在片上存储器使用单口RAM的前提下，指令中带有片上Memory访存操作的指令占总指令的42．2％-94．3％时．这种方法设计的。DMA接口能够在DSP零开销的情况下，完成必要的数据传输。而且能够实现对Host处理器程序员透明的。DMA数据传输操作．有效地提高了DSP系统的性能。     

THE CONTROL, DRIVE AND DISPLAY CIRCUITS ANDDEVICES IN OPTO-ELECTRONIC 2-D PROGRAMMABLE NEURAL NETWORK

In an optoelectronic 2-D programmable neural network system, optical data need to be transferred and feedback with high speed. This paper presents the design and implementation of the interface circuit and its software.     

高清晰度数字视频SDI卡的设计

在研究了SDI串行数字接口工作原理的基础上,提出了一种新型的高清晰度/标准清晰度数字电视信号采集传输用的SDI卡,阐述了SDI卡中的DVI输入接口、均衡电路、串并转换电路、并串转换电路、输出驱动电路和可编程时钟电路的设计,在硬件设计基础上介绍了FPGA中IP核设计和上位机程序设计方法和流程,并总结了开发调试中需要注意的问题.高清晰度数字视频SDI卡通过实际测试,实现了DVI、HD和SD信号的输入处理和输出转换,验证了设计方案的效果.     

一种用于千兆以太网的高增益、宽带限幅放大器

设计了一种高增益、宽带限幅放大器,最大速率为1.25Gb/s。限幅放大器包括多级放大级、输出驱动级、失调消除和信号检测电路,提供固定的正参考发射机耦合逻辑(PECL)输出电平,且可通过编程设定信号丢失(LOS)指示。当输入信号降低到设定门限时关闭输出以达到静噪之目的。放大器采用3.3V单一电源,采用TSMC0.35μmBiCMOS工艺设计版图,放大器版图面积为1.3mm×1.1mm。测试结果显示,在3.3V电源下具有超过52dB的动态范围,功耗仅60mW。     

一种高速信号的可编程有源连续时间均衡器的设计

介绍了一种基于0.18μm标准CMOS工艺实现的,用于均衡1.25 Gb/s高速信号的可编程有源连续时间均衡器。通过外部可编程逻辑器件输出的控制信号,控制该均衡器的输入信号Ctrl,从而改变其高频增益提升系数,最大可以实现长达40英寸(1 000 mm)的FR-4背板传输线衰减后的接收信号的均衡。该均衡器的电路主要由R-C电阻电容衰减差分放大器和MCML输出缓冲级组成,其中R-C放大器完成输入信号的高频增益提升,MCML缓冲级完成输出信号的整形并提供一定的增益。该均衡器的工作电压为1.8 V,在输入信号速率为1.25 Gb/s时,总的工作电流为1.6 mA。