基于绝缘体上硅材料的25通道200 GHz的阵列波导光栅

报道了基于绝缘体上硅材料的25通道、信道间隔200 GHz的阵列波导光栅, 分别优化了输入波导/输出波导/阵列波导间的最小间距 (Δxi/Δxo/d) , 及其自由传播区和阵列波导之间边界结构 (W2/L2/L3) .实验结果表明, 该阵列波导光栅的插入损耗为5～7 dB, 串扰为13～15 dB, 该阵列波导光栅的性能得到有效提升.同时也提出了减小插损与串扰的进一步优化方案.     

新型直波导阵列波导光栅的设计与仿真

提出了一种基于直波导的新型阵列波导光栅(AWG).与常规阵列波导光栅器件相比,该方法简化了器件结构与制备工艺,有望提高器件成品率,降低器件制作成本.器件的输入/输出耦合器采用自聚焦平板波导(GISLAB),其输入/输出均为平端面.阵列波导采用直波导取代常规AWG的弯曲波导,可采用光敏平板波导材料通过两次紫外写入实现.采用半矢量光束传输法对器件进行模拟,结果表明该器件可以实现多波长的解复用,其解复用的信道间隔为3.2 am,输出光谱非均匀性约为1.6 dB.     

多通道薄膜铌酸锂阵列波导光栅研制

基于薄膜铌酸锂材料平台，通过开发金属掩膜与ICP刻蚀相结合的波导制备工艺，研制出了8通道且通道间隔400 GHz的阵列波导光栅，器件整体尺寸为1.28 mm×1.38 mm。测试结果表明，该阵列波导光栅的串扰小于-15 dB，通道非均匀性小于0.5 dB。该器件为薄膜铌酸锂基波分复用技术积累了研制经验，并有望推进多通道微波光子模块的小型化应用。     

32信道聚合物阵列波导光栅的制作与测试

对一个32通道的聚合物阵列波导光栅进行了研究和制作.经过旋涂、光刻、反应离子刻蚀等工艺过程,利用A1掩膜技术和回融技术进行了器件的制作.实验结果表明,回融技术使样本的波导表面的均方根粗糙度降低了约0.02μm.测试结果表明,器件的结构指标与理论设计值基本相符,并且波导在C波段上实现了单模传输.器件的插入损耗约为35dB,相邻通道串扰小于-20dB,很好地实现了波分复用功能.     

基于绝缘体上硅材料的25通道200 GHz的阵列波导光栅（英文）

报道了基于绝缘体上硅材料的25通道、信道间隔200 GHz的阵列波导光栅,分别优化了输入波导/输出波导/阵列波导间的最小间距(Δx_i/Δx_o/d),及其自由传播区和阵列波导之间边界结构(W_2/L_2/L_3).实验结果表明,该阵列波导光栅的插入损耗为5～7 dB,串扰为13～15 dB,该阵列波导光栅的性能得到有效提升.同时也提出了减小插损与串扰的进一步优化方案.     

8通道-1.6nm Si纳米线阵列波导光栅的设计与制作

设计了基于绝缘层上硅(SOI)材料的8通道Si纳米线阵列波导光栅(AWG),器件的通道间隔为1.6nm,面积为420μm×130μm。利用传输函数法模拟了器件传输谱,结果表明,器件的通道间隔为1.6nm,通道间串扰为17dB。给出了结合电子束光刻(EBL)和感应耦合等离子(ICP)刻蚀技术制备器件的详细流程。光谱测试结果分析表明,器件通道间隔为1.3～1.6nm,通道串扰为3dB,中心通道损耗为11.6dB。     

1×32硅基二氧化硅阵列波导光栅的研制

采用高精度光刻版、PECVD材料生长、反应离子刻蚀和端面8. 角抛光等技术,设计并研制了1×32硅基二氧化硅阵列波导光栅. 研制的AWG芯片,其相邻通道引起的通道串扰小于-28dB,非相邻通道引入的串扰小于-35dB. 通道的插入损耗在进行光纤耦合封装后进一步提高,平均损耗约为4.9dB,不均匀性约为1.72dB.     

1×32硅基二氧化硅阵列波导光栅的研制

采用高精度光刻版、PECVD材料生长、反应离子刻蚀和端面8°角抛光等技术,设计并研制了1×32硅基二氧化硅阵列波导光栅.研制的AWG芯片,其相邻通道引起的通道串扰小于-28dB,非相邻通道引入的串扰小于-35dB.通道的插入损耗在进行光纤耦合封装后进一步提高,平均损耗约为4.9dB,不均匀性约为1.72dB.     

低损耗高集成度氮化硅阵列波导光栅波分(解)复用器

氮化硅平台阵列波导光栅(AWG)波分(解)复用器具有损耗低、集成度高、温度敏感性低等优势。基于联合微电子中心有限责任公司(CUMEC)的氮化硅集成光子工艺平台,从波导传输损耗、阵列波导与平板波导模式转换损耗、截断损耗、泄漏损耗等方面对氮化硅基AWG波光(解)复用器插入损耗进行了优化,并采用标准CMOS工艺完成低损耗C波段AWG密集波分(解)复用器制备。该氮化硅基AWG密集波分(解)复用器输出通道数为16,输出通道频率间隔200 GHz。测试结果表明,该AWG波分(解)复用器的平均插入损耗为2.34 dB,1 dB带宽为0.44 nm,3 dB带宽为0.76 nm,串扰约为-28 dB。芯片尺寸为850μm×1700μm,较平面光波导(PLC)基AWG大大减小。     

用于单片集成的InP阵列波导光栅设计和制备

InP 阵列波导光栅(AWG)是InP 基单片多波长转换器中的重要单元。采用深脊型波导结构,设计了一种10通道、通道间隔200GHZ(1.6nm)的偏振无关型InP基阵列波导光栅。采用外延技术、光刻、感应耦合等离子体刻蚀技术等在实验室制造出了这种AWG。经过测试,插入损耗约为-8dB,串扰小于-17dB,中心通道和旁边通道的通道均匀性基本上在3dB左右。     

基于SOI的16通道200GHz阵列波导光栅

设计并制作了基于绝缘体上硅(SOI)材料的1×16阵列波导光栅(AWG).该AWG器件的中心波长为1 550 nm,信道间隔为200 GHz,采用了脊型波导结构.首先确定了波导的结构尺寸以保证单模传输,并利用束传播法(BPM)模拟了波导间隔、弯曲半径和锥形波导长度等参数对器件性能的影响,对器件结构进行了优化,同时也利用BPM方法模拟了器件的传输谱.模拟结果显示:器件的最小信道损耗为4.64 dB,串扰小于-30 dB.根据优化的器件结构,通过光刻等半导体工艺制作了AWG,经测试得到AWG器件的损耗为4.52～8.1 dB,串扰为17～20 dB,能够实现良好的波分复用/解复用功能.     

SiO2 8×8阵列波导光栅的研制

在Si基SiO2材料上设计并制作了中心波长为1.55 μm、通道间隔为0.8 nm的8×8阵列波导光栅(AWG).详细介绍了器件的设计、制作和测试,并对测试结果及工艺误差进行了深入的分析讨论.封装后的测试结果显示,器件的3 dB带宽为0.22 nm;中央通道输入时,最小和最大插入损耗分别为4.01 dB和6.32 dB;边缘通道输入时,最小和最大插入损耗分别为6.24 dB和9.02 dB;对比不同通道输入时输出通道的中心波长,其偏移量低于0.039 nm;器件的通道间串扰小于-25 dB;偏振依赖损耗(PDL)小于0.3 dB.     

基于硅纳米线波导的16通道200GHz阵列波导光栅

设计了基于硅纳米线波导的16通道,通道间隔为200GHz的阵列波导光栅(AWG)。传输函数法模拟了器件传输谱,结果表明器件的通道间隔为1.6nm,通道间串扰为31dB。器件利用SOI材料,由193nm深紫外光刻工艺制备。光谱测试结果分析表明,通道串扰为5-8dB,中心通道损耗2.2dB,自由光谱区长度24.7nm,平均信道间隔1.475nm。详细分析了器件谱线畸变的原因。     

基于SOI的2×2 MMI耦合器的设计

设计了一种可用于阵列波导光栅(AWG)解调集成微系统的绝缘体上硅(SOI)基2×2多模干涉(MMI)耦合器,用光束传播法(BPM)对MMI耦合器进行了模拟。耦合器输入/输出波导采用倒锥形,多模干涉区尺寸为6μm×57μm。在TE偏振中心波长为1.55μm时,器件附加损耗为0.46dB,不均匀性为0.06dB。在1.49～1.59μm波长范围内耦合器的附加损耗小于1.55dB。仿真结果表明所设计的2×2MMI耦合器体积小、附加损耗低、波长响应范围宽、分光均匀,符合片上集成系统的要求。     

基于SOI材料的阵列波导光栅的制作

采用ICP刻蚀的方法,在SOI材料上制作出了中心波长为 1. 5509μm、信道间隔为 200GHz的 5×5阵列波导光栅(AWG).测试中心波长与设计值相差 0. 28nm,测试波长间隔与设计值相差在 0. 02nm之内,相邻信道串扰接近10dB,信道插入损耗均匀性为 0. 7dB,测试结果表明该器件能够初步达到分波功能.     

Si纳米线阵列波导光栅制备

采用绝缘层上Si(SOI)材料设计制备了3×5纳米线阵列波导光栅(AWG),器件大小为110μm×100μm。利用简单传输法模拟了器件的传输谱,并采用二维时域有限差分(FDTD)模拟中心通道输出光场的稳态分布,模拟结果表明,器件的通道间隔为11 nm,通道间的串扰为18 dB。通过电子束曝光(EBL)和感应耦合等离子(ICP)刻蚀制备了所设计的器件,光输出谱测试分析表明,器件中心通道的片上损耗为9 dB,通道间隔为8.36～10.40 nm,中心输出通道的串扰为6 dB。在误差允许范围内,设计和测试的结果一致。     

硅基SiO2光波导

在硅基上通过氢氧焰淀积的SiO2,厚度达到了20μm;通过掺Ge增加芯层的折射率,折射率比小于1%,并可调;用反应离子刻蚀工艺对波导的芯层进行刻蚀,刻蚀深度为6μm,刻蚀深宽比大于10;波导传输损耗小于0.6dB/cm(λ=1.55μm),并对波导的损耗机理和测试进行了分析与研究.另外,为实现光纤与波导的耦合,结合微电子机械系统技术,在波导基片上制作了光纤对准V形槽.     

SOI基PLC型阵列波导光栅与可调光衰减器单片集成

制作了基于绝缘体上硅(Silicon on Insulator,SOI)材料的8×16通道的阵列波导光栅(Arrayed Waveguide Grating,AWG)与电吸收型可调光衰减器(Variable OpticalAttenuator,VOA)的单片集成器件,其信道间隔为200 GHz.该集成器件采用脊形波导结构,其截面尺寸为亚微米级,整体尺寸为2.9 mm×1 mm.该VMUX器件的片上损耗为9.324～10.048 dB,串扰为6.5～8.2 dB;在20 dB衰减下,单通道最大功耗为87.98 mW;最大信道偏振相关损耗(Polarization Dependent Loss,PDL)为0.461 dB,16通道的衰减一致性为0.245 dB.该器件能够实现良好的波分复用/解复用及信道功率均衡的功能.     

顶部平坦化32通道AWG的设计与研制

根据优化输入端多模干涉器(MMI)结构设计,研制出32通道50 GHz通道间隔、顶部平坦化的阵列波导光栅(AWG)器件。该器件的采用6μm×6μm折射率差为0.75%的Si基SiO2埋型波导结构,阵列波导数为130,罗兰圆半径为9 419.72μm,相邻阵列波导长度差为128.42μm。测试结果表明:AWG器件插入损耗(IS)为-5~-8.5 dB,串扰>-25 dB,3 dB带宽>0.25 nm。     

基于XeF_2硅刻蚀工艺的低阻硅衬底低损耗共面波导

在低阻硅(1~10Ω.cm)衬底上采用XeF2硅腐蚀工艺成功制备了长度为2 mm、结构尺寸为w/s=40/60μm间断悬浮和全悬浮两种结构的共面波导。SEM照片显示器件释放后的悬浮结构未出现粘附或破裂现象。通过WYKO三维形貌观察得到两种结构共面波导悬浮信号线最大翘曲量分别为10μm和16μm。微波性能测试结果表明两种悬浮结构共面波导在1~10 GHz频率范围内插入损耗分别低于4.5 dB/2 mm和3.2 dB/2 mm,远小于制作在低阻硅衬底上的普通共面波导插入损耗9.4 dB/2 mm;在1~3 GHz频率范围内插入损耗分别低于0.54 dB/2 mm和0.17 dB/2 mm,小于制作在高阻硅(1 400~1 500Ω.cm)衬底上普通共面波导的插入损耗0.55 dB/2 mm。