一种高速增益单元存储器的内建自测试方案

介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从而达到较高的故障覆盖率。该内建自测试模块被集成在了一个存储容量为8kb的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明,该内建自测试方案可以在多种测试模式下对待测存储器执行全速测试,提高了测试速度,降低了对自动测试设备的性能要求,提高了测试的效率。     

嵌入式存储器测试

随着存储器需求的增加以及制造技术的进步,嵌入式存储器在SOC系统中的地位越来越重要。与传统的分立存储器件测试相比,嵌入式存储器的测试呈现出新的挑战。本文试图全面叙述嵌入式存储器的各种结构,并介绍各种DFT（可测性设计）测试技术,如SCAN〔扫描〕、MBIST（存储器内建自测试）以及BISR（内建自修复）。     

SoC的存储器Wrapper设计及故障测试

在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障.     

嵌入式可编程存储器设计中的“选择性寄存”方法

该文提出一种“选择性寄存”的方法用于解决同步双端口存储器IP同时对同一地址进行读写操作时造成的读出数据丢失的问题。利用该方法,通过使用同步双端口存储器IP和标准单元来设计嵌入式可编程存储器,可减小设计的复杂度、增强设计的可移植性,从而大大缩短嵌入式可编程存储器的开发周期。该文设计的嵌入式可编程存储器采用SMIC 0.18 μm 1P6M CMOS工艺流片。测试结果表明,与相近工艺尺寸、相同存储容量的全定制嵌入式可编程存储器相比,它们在功能上兼容,在性能上相当。     

SRAM静态低功耗设计

在标准的Fabless CMOS工艺线上,由于没有对静态存储器生产进行过专门的工艺优化,在有大规模SRAM嵌入设计的ASIC与SoC电路中,静态电流较大。文章讨论了静态存储器单元静态漏电模式,采用了国内某标准CMOS工艺线提供的0.25μm SPICE模型,使用HSPICE软件对六管静态存储器单元的静态漏电进行了模拟,介绍了一种高可靠、基于0．25μm标准CMOS工艺的低功耗静态存储器设计的解决方案,适用于要求低待机功耗的标准静态存储器、嵌入式静态存储器电路设计。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

SoC嵌入式flash存储器的内建自测试设计

深亚微米技术背景下，嵌入式存储器在片上系统芯片(system-on-a-chip，SoC)中占有越来越多的芯片面积．嵌入式存储器的测试正面临诸多新的挑战。本文论述了两种适合SoC芯片中嵌入式flash存储器的内建自测试设计方案。详细讨论了专用硬件方式内建自测试的设计及其实现，并且提出了一种新型的软硬协同方式的内建自测试设计。这种新型的测试方案目标在于结合专用硬件方式内建自测试方案并有效利用SoC芯片上现有的资源，以保证满足测试过程中的功耗限制，同时在测试时间和芯片面积占用及性能之间寻求平衡。最后对两种方案的优缺点进行了分析对比。     

嵌人式与独立存储器设计上的差异分析和研究

进入21世纪,随着集成电路的发展,SoC(System on Chip)片上系统应运而生。而作为SoC重要组成部分的嵌入式存储器,在SoC中所占的比重正逐步增加,并起着越来越重要的作用,那么嵌入式存储器与独立的存储器芯片在设计上存在着哪些差异?对此本文将以NOR型闪存为例在制造工艺的选取、衍生产品的设计、功耗与噪声、后端功能仿真、测试与修复等方面进行分析和研究。     

SOC中嵌入式存储器阴影逻辑的可测性设计

在使用ATPG工具对集成电路进行固定故障测试时,嵌入式存储器模块被视为简单的I/O模型,ATPG工具无法传递存储器周围组合逻辑的故障.通过研究SOC的可测性设计后,针对某数字信息安全芯片设计,利用扫描设计原理,改进了其存储器周围逻辑的设计,为阴影逻辑提供了可测试路径,提高了整个芯片的测试覆盖率和故障覆盖率.分析了设计的功耗、面积,确定了设计的有效性.     

基于OMAP5912的嵌入式语音识别系统硬件设计

以嵌入式语音识别为研究背景,基于双核处理器OMAP5912设计出了一套低功耗、高性能的嵌入式语音识别硬件平台.阐述了整个系统的设计思想,重点介绍了系统电源设计、存储器单元设计、音频接口单元设计、系统信号完整性设计以及系统硬件的测试.     

澳洲插头产品的法规要求及标准解析

介绍了澳大利亚插头产品的法规要求及插头的型式、尺寸、参数和测试要点,分析了插头的电流额定值和配线之间的关系,强调了插销绝缘套的要求.对重要的试验项目,如弯曲试验、插销绝缘套的耐磨试验、温升试验、高温压力试验进行了说明.     

沉铜背光不良问题的改善

主要介绍了一直困扰印制电路沉铜生产工艺过程中频繁出现的背光不良问题的追踪改善情况,通过深入研究和探索,找到了问题的产生根源,制定了有效的改善措施,最终杜绝了背光不良问题的发生,稳定了沉铜工序的生产。     

宇航元器件应用验证指标体系构建方法研究

通过分析宇航元器件应用验证指标体系的特点,建立了一套面向宇航元器件应用验证的指标体系构建方法,该方法分别应用专家遴选系统、头脑风暴法和德尔菲法,解决了宇航元器件应用验证指标体系构建中的专家遴选、因素识别和指标体系构建问题。最后,应用该方法建立了宇航元器件应用验证综合评价指标体系基本结构。     

以质为根,夯实企业生存和发展的基石

该文以直接论述的方式,指出国家对质量工作的重视,就当前元器件和整机企业中存在的质量问题进行深入剖析,从宏观和微观层面对企业生存和发展的关键提出切实可行的建议和对策。     

基于PSASP程序的励磁系统PID控制的仿真与验证

励磁系统的PID参数对发电机组和电网稳定的可靠性和动态品质具有重要的作用。检验励磁系统PID参数准确性的方法主要是进行发电机空载阶跃响应试验。本文采用中国电力科学研究院研制的电力系统综合仿真程序PSASP对沧东电厂4号机励磁系统进行了5%机端电压阶跃仿真试验,然后根据仿真结果进行了现场试验,结果表明仿真结果对现场试验具有重要的指导意义,不仅节省了现场调试的时间,而且进一步提高了现场试验的安全性。     

欧洲和北美小型熔断体标准体系分析

对比小型熔断体产品的欧洲、北美标准体系,分析了两类标准在额定值、外形尺寸、电气性能试验方面的差异,以及小型熔断体IEC标准的发展趋势。     

the Good,the Bad and the Ugly

《Sat Magazine》,2012年11月刊对于当红的有效载荷商业搭载(Hosted Payload)业务,由十余家知名航天企业组成的"有效载荷搭载联盟"(HPA)显然颇具发言权。在最新一期Sat Magazine杂志上,HPA的代表撰文细数了有效载荷搭载业务最近面临的"善、恶、丑":"善"——美国总统奥巴马在向国会提交的2013财年预算申请中为与有效载荷     

Maxwell方程用于电磁脉冲在损耗介质中的传播问题

Ｍａｘｗｅｌｌ方程组是否适用于电磁脉冲在损耗介质中的传播是个有争议的问题,Ｈ．Ｆ．Ｈａｒｍｕｔｈ在他的书中持完全否定的态度。我们从经典的Ｍａｘｗｅｌｌ方程出发,利用时域有限差分法在二维和三维空间模拟了电和磁阶跃电磁脉冲激励的平面电磁波在损耗介质中的传播,并与Ｈａｒｍｕｔｈ书中所给的算例进行了比较,在极限情况下二者符合得很好。这说明Ｈａｒｍｕｔｈ只是给出了一种电磁脉冲在损耗介质中传播问题的解题方法,     

下一代网络的演进--从SoftSwitch到IMS

文章介绍了国际标准组织中下一代网络（NGN）体系结构的最新研究进展,探讨了下一代网络可能的演进路线：从软交换到因特网协议（IP）多媒体子系统（IMS）,即网络走向融合的道路。文章着重介绍了IMS的结构和功能实体。     

氧化膜和玻璃浸润性测量方法的探讨

通过计算和实验首次探讨了异材浸润性的两个评价指标浸润角与铺展面积之间的关系，弄清了滴座实验方法与铺展实验方法的适用范围，在此基础上提出测量浸润角０Ｍ４５”的氧化膜与玻璃之间的浸润性时应采用铺展实验方法。