一种高增益三级运算放大器

提出了一种高增益三级运算放大器。采用五管全差分、套筒式共源共栅、典型共源级结构作为运算放大器的放大级,采用共模抑制电路、频率补偿电路、高摆幅偏置电路,提高了运算放大器的性能。结果表明,在3 V电源电压、4 pF负载电容的条件下,该运算放大器的开环直流增益为155 dB,单位增益带宽为112 MHz,相位裕度为84.1°,电源抑制比为151 dB,共模抑制比为-168 dB。该运算放大器的补偿电容较小,节省了面积。     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

基于前馈gmf的共模反馈稳定性增强电路

基于0.13 μm CMOS工艺,提出并设计了一种应用于三级全差分运算放大器中的新型共模反馈电路。将具有密勒补偿结构的典型两级全差分结构和源随器结构作为三级运算放大器的放大级,通过在共模反馈电路中引入前馈通路,产生的两个零点提高运放的稳定性,解决了传统共模反馈电路中多个极点难以补偿的问题。仿真结果表明,在1.2 V电源电压下,共模下增益为70.4 dB,单位增益带宽为56 MHz,相位裕度为85.5°。相比于传统无前馈电路,新型共模反馈电路的单位增益带宽和相位裕度分别提高了8.2 MHz和17.4°。具有这种共模反馈结构的运算放大器可以实现较低的电源电压和较好的相位裕度。     

高性能折叠式共源共栅运算放大器的设计

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比.基于Chartered 0.35 μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构.Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12 MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105 dB,达到了预期的设计目标.     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。     

一种采用增益增强技术的全差分运放设计和实现

设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器.该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成.运算放大器采用chartered 0.35 μm CMOS工艺实现,仿真结果表明运放开环增益为106.8 dB,单位增益带宽为58 MHz,相位裕度为79°(负载Cload=1 pF).对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求.     

一种高增益、低功耗、Rail-to-Rail输出的BiCMOS运算放大器

文章介绍了一种基于0.6!mBiCMOS工艺,高增益、低功耗、RailtoRail输出的运算放大器。对运放进行了仿真分析,在外接10K电阻条件下该运放可达到115dB的直流开环电压增益,0.32mw的功耗;在100pF电容负载下,单位增益带宽为2.1MHz,相位裕度为60°;同时由于使用了共模反馈结构,使得运放获得了高的电源抑制比和共模抑制比。     

高性能全差分运算放大器设计

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。     

低压低功耗CMOS电流反馈运算放大器的设计

通过在输出级采用电阻反馈,以增强负载驱动能力,采用隔离补偿电容,以消除低频零点等方式,设计了一种性能较高的CMOS电流反馈运算放大器。在1.5 V电源电压下,当偏置电流为1μA,负载电容为80 pF时,采用BSM3 0.5μm CMOS工艺进行HSPICE仿真。结果表明,该电路结构达到了76 dB的开环增益、312 MHz单位增益带宽、62°相位裕度,139 dB共模抑制比,功耗仅为0.73 mW。     

基于0.5μm CMOS工艺的低压低功耗电流放大器

采用BSM30.5μm CMOS工艺,通过引入电流模式的缓冲级输入输出结构而设计了一种性能较高的CMOS电流反馈运算放大器.在1.5V的电源电压下,当偏置电流为1μA,负载电容为20pF时,对整个电路进行HSPICE仿真.结果表明,该电路结构达到了87dB的开环增益,23.8MHz的单位增益带宽,48°的相位裕度,139dB的共模抑制比,功耗仅为2.09mW.     

一种降低高频噪声的前置全差分运算放大器

提出了一种降低高频噪声的前置全差分放大器.运放内部采用了两组偏置电路,一组用于单位增益缓冲器电路,一组用于放大电路.为了确保电路稳定性又不增加设计难度,将单位增益缓冲器电路与共模反馈回路结合起来.设计采用HHNEC 0.18μm BCD工艺,Cadence Spectre仿真表明,正常工作时共模反馈的环路增益84.93dB,单位增益带宽9.52MHz,相位裕度67.62°;启动时单位增益缓冲器电路的环路增益85.18dB,单位增益带宽8.93MHz,相位裕度67.2°;关断时,单位增益缓冲器电路的环路增益63.26dB,单位增益带宽2.28MHz,相位裕度88.66°.实测表明,设计降低了D类音频功放在开启和关断时的噪声.     

一种基于PWM的CMOS误差放大器的设计

为解决PWM控制器中输出电压与基准电压的误差放大问题,设计了一款高增益、宽带宽、静态电流小的新型误差放大器,通过在二级放大器中间增加一级缓冲电路,克服补偿电容的前馈效应,同时消除补偿电容引入的零点。在Cadence软件平台上,经过交流和瞬态仿真,电路0 dB带宽达到55.5 MHz,电压开环增益约67.2 dB,相位裕度为83.0°上升建立时间和下降建立时间分别为6.7 V/μs和5.7 V/μs共模抑制比为49.17 dB,电源抑制比为71.39 dB。该误差放大器已经应用到了PWM芯片中,使得PWM最大、最小占空比可调,大幅提升了芯片系统的整体性能。     

一种高性能CMOS运算放大器的设计

采用Chartered0.35μm工艺,设计了一种开环增益为84dB,-3dB带宽达12kHz,转换速率为400V/μs,相位裕度为60°的高性能运算放大器。其中,通过两级放大器级联的套筒式运放结构的设计,解决了高增益和大输出摆幅的需要;同时,采用带隙电流源作偏置电路,保证了运算放大器的设计精度。     

一种微功耗轨到轨输出AB类运算放大器设计

在分析研究AB类运算放大器的输入和输出级构成原理基础上,提出一种与信号处理模块的输出端匹配并具有一定负载能力的缓冲器的设计。缓冲器采用了AB类运放结构,其输入级采用折叠式共射共基结构,输出级分别采用PNP管和NMOS管作为上拉管和下拉管,结合电路结构的改进使之具有轨到轨(rail-to-rail)的输出特性和很低的静态电流。设计的电路具有开环增益大、静态功耗小、带宽较高等特点。此运放已在1.5μmBCD工艺下实现。测试结果表明,静态电流仅为8.5μA,闭环带宽达200kHz,开环增益为100dB。     

CMOS运算放大器失调电压消除设计

基于直流对称偏置技术、版图的对称布局布线和先进的CMOS工艺技术。文中设计了一种低失调电压的高性能运算放大器。测试结果表明,在负载电容100 pF和电阻10 kΩ的情况下,最大失调电压＜2 mV;开环增益为98 dB;单位增益带宽达到10.4 MHz;相位裕度为55°;电源抑制比为-87 dB。该电路可广泛用于高性能数模混合电路、高性能模拟、计算、控制等系统中。     

采用输入信号适配技术的BiCMOS运放

为了满足高性能开关电源中集成运放的应用需要,设计了一种结构简单且具有轨对轨输出的运算放大器.该运放基于0.5μm BiCMOS 工艺,采用浮动输出的输入信号适配器(ISAFO),将输入信号放大至差分输入级的工作区域,从而实现了轨对轨的运行.对所设计的运放进行了仿真分析,结果表明在工作电源电压为±0.75 V、外接100 kΩ电阻的条件下,该运放的直流开环增益达到了102 dB,单位增益-带宽为6.35 MHz,相位裕度为62.5°,而功耗仅约为150 μW.所设计的运放具有很宽的共模输入范围及较高的增益,所以特别适用于开关电源的误差放大器、过流、过压和过热保护模块中.     

一种自适应线性化偏置的单片集成功率放大器

提出一种自适应线性化偏置的电路结构,通过调节控制电压改变偏置管的工作状态,提高功率放大电路的线性度,降低偏置电流对参考电压和环境温度的敏感度.利用双反馈环结构抑制输入阻抗随频率的变化,实现了宽带匹配,拓展了放大器的带宽.采用微波电路仿真软件AWR进行仿真,验证了带宽范围内的相位偏离度在2°以内.基于2μm InGaP/GaAs HBT工艺,设计了集成电路版图并成功流片.测试结果表明:在3.5V电压供电下,该放大器在1～2.5 GHz频带范围内,输入反射系数均在-10 dB以下,功率增益为23 dB,输出功率大于30 dBm,误差向量幅度在2.412 GHz时为.2.7％@24 dBm,最大功率附加效率达40％.     

一种增益提升高速CMOS运算跨导放大器的设计

设计了用于高速高分辨率ADC的CMOS全差分运算放大器,采用套筒式级联增益自举电路,达到高增益带宽且低功耗。在3.3V电源电压下,用TSMC0.35μmCMOS工艺模型,通过Cadence软件Spectre仿真平台,驱动1PF负载时,相位裕度为65度,单位增益带宽为316MHz,功耗5.7mW,压摆率200V/μs。