一种可植于软件无线电的低功耗可编程增益放大器

本文提出了一种新的技术,用于优化可编程增益放大器的带宽和功耗的关系。这个可编程增益放大器由三级级联的放大器组成,每一级放大器包括可变增益放大器和直流失调电压消除电路。在消除直流失调的电路中,高通的截止频率可从4 kHz到80 kHz变化。可编程增益放大器芯片使用0.13微米的工艺加工,测试结果表明增益可以从-5dB到60dB连续可调。在 60dB增益模式下,当带宽可从1MHz到10MHz变换,电路消耗的功耗为0.85mA到3.2mA,电源电压为1.2V。它的带内OIP3值为14dBm。     

一种基于前馈补偿技术的高性能CMOS运算放大器

基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice进行仿真,仿真结果表明运放的直流开环增益为95 dB,输入失调电压为0.023 mV,负载电容为2pF时的相位裕度为45.5°。     

一种适合检测生物电信号的基于斩波技术的放大器

由于生物电信号非常微弱,容易受量测环境及电路本身等因素所影响,故要求该放大器具有低噪声和低失调电压的性能。据此提出了一款适合检测生物电信号的差分差值放大器,并应用了斩波技术来降低低频噪声和失调电压的影响。通过Cadence公司的Spectre仿真结果,电路测得增益达34 dB,共模抑制比可达114.2 dB。该电路采用上华DPDM0.6μm CMOS工艺。     

一种低失调运算放大器的设计

基于Bipolar工艺设计,结合激光修调技术,实现一种四通道、低失调、低功耗、高增益的运算放大器。电路整体结构包含：基准偏置电路、差分输入及偏置补偿电路、中间级电路、输出及过流保护电路。输入级选择差分输入结构,采用输入偏置补偿设计,降低了输入失调电压和偏置电流;中间级采用射随器结构,结合密勒补偿电容及零点电阻,提高电路的稳定性;输出级采用B类的输出结构,结合过流保护设计,增加电路的安全性。电路封装后测试：输入失调电压10μV,输入偏置电流0.5nA,大信号电压增益130 dB,电源电流2.4mA,增益带宽积1.5MHz,噪声电压7.34nV/√Hz。     

适用于纹波控制型DC-DC控制器的比较器设计

设计一种适用于纹波控制（Output-Ripple-Based Control）的Buck型DC-DC控制器的比较器,根据PSIM搭建的仿真模型,分析主环比较器性能对系统的影响,设计具有三级预放大的高增益,低延时,低失调电压的比较器电路,采用两种温度系数的电流补偿比较器增益,稳定增益,采用0.5umBiCOMS工艺进行仿真验证,下降沿延时27ns,增益123dB,随温度最大增益变化3.2%,失调电压90uV,达到系统要求。     

可用于Class D的电流反馈比较器设计

设计一款可用于Class D的比较器。在考虑抗噪能力和分辨率的情况下,引入2路电流反馈,提高抗噪能力,从而可以提高分辨率。采用HHNEC BCD035工艺对该调制器进行电路级设计并用Cadence仿真,该电路可抑制输出电压的错误跳变,失调电压为0.2 mV,增益为38.42 dB,3 dB带宽达到20 MHz,满足高速率要求。     

适用于纹波控制型DC-DC变换器的比较器设计

设计一种适用于纹波控制(Output-Ripple-Based Control)的Buck型DC-DC变换器的比较器,根据PSIM搭建的仿真模型,分析主环比较器性能对系统的影响,设计具有三级预放大的高增益,低延时,低失调电压的比较器电路,采用两种温度系数的电流补偿比较器增益,稳定增益,采用0.5μm BiCOMS工艺进行仿真验证,下降沿延时27 ns,增益123 dB,随温度最大增益变化3.2%,失调电压90μV,达到系统要求。     

一种用于数字功放的低功耗宽输入电压比较器

设计了一种适用于数字功率放大器应用的全差分低功耗宽输入CMOS电压比较器.采用TSMC 0.18μm/3.3V CMOS工艺模型,用Cadence软件进行模拟仿真,比较器低频增益81.2dB,输入共模电压范围1.4~3.3V,整个电路的静态功耗仅248.6μW.运用该结构的比较器具有较低的失调电压,大幅度提高了比较器的精度;较宽的输入共模电压范围及低功耗,可用于数字功放等高性能模拟IP模块的设计.     

一种伪随机开关动作的自稳零运算放大器

设计实现了一种低失调、高增益的轨到轨运算放大器(运放),整体电路主要包含带隙基准、环形振荡器、伪随机信号发生器、主运放以及调零辅助运放。采用时间交织结构的自稳零技术降低了运放的输入失调电压,通过主运放与辅助运放增益相叠加的方式获得高增益。为了改善自稳零运放开关动作所引起的互调失真现象,设计了一种伪随机信号发生器,用于控制自稳零运放的开关动作,以一种非固定周期的伪随机时序信号代替传统的周期性时序信号,避免了由MOS开关管周期性动作引入的二次谐波甚至多次谐波,改善了运放的调零效果,消除了输出信号中的互调失真。基于0.5 μm CMOS工艺完成了整体电路的设计与流片,电路仿真与芯片实测数据均达到较好效果。在电源电压5 V,环境温度25 ℃条件下,实测输入失调电压为0.6 μV,输入偏置电流小于10 pA,开环增益为140.8 dB,共模抑制比为138.4 dB,电源抑制比为142.9 dB,该电路可用于高精度信号采集和调理。     

低功耗、高线性度的电流模可编程增益放大器

本文设计了一种电流模式下,带电流模直流失调消除（DCOC）电路的class-AB的可编程增益放大器。电路基于电流放大器,可以实现40dB的增益动态范围,增益步长为1dB。电流模可编程增益放大器由0.18-μm CMOS工艺实现,电路具有较宽的电流增益范围、较低的直流功耗和较小的芯片面积。放大器电路芯片面积为0.099μm2,在1.8V电压下静态电流为2.52mA。测试结果表明电路增益范围为10dB到50dB,增益误差为±0.40dB,OP1dB为11.80dBm到13.71dBm,3dB带宽为22.2MHz到34.7MHz。     

A MOS switched-capacitor instrumentation amplifier

Describes a precision switched-capacitor sampled-data instrumentation amplifier using NMOS polysilicon gate technology. It is intended for use as a sample-and-hold amplifier for low level signals in data acquisition systems. The use of double correlated sampling technique achieves high power supply rejection, low DC offset, and low 1/f noise voltage. Matched circuit components in a differential configuration minimize errors from switch channel charge injection. Very high common mode rejection (120 dB) is obtained by a new sampling technique which prevents the common mode signal from entering the amplifier. This amplifier achieves 1 mV typical input offset voltage, greater than 95 dB PSRR, 0.15 percent gain accuracy, 0.01 percent gain linearity, and an RMS input referred noise voltage of 30 /spl mu/V/input sample.     

A Precision High-Voltage Current Sensing Circuit

This paper presents a precision current sensor featuring a high voltage, high gain (~ 140 dB), and low input offset ( < 1 mV) current sense amplifier. This amplifier does not require offset trimming even for low offset applications. It is a single stage amplifier that has a common gate pMOS differential input pair, which makes it inherently stable. This amplifier topology allows for a wide input common-mode range, thus increasing the versatility of current sensing circuit.     

基于0.35 μm GeSi-BiCMOS工艺的1 GSPS采样保持电路

介绍了一种基于0.35μmGeSi-BiCMOS工艺的1GSPS采样/保持电路。该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调。在1GS/s采样率、484.375MHz输入信号频率、3.3V电源电压下进行仿真。结果显示,电路的SFDR达到75.6dB,THD为-74.9dB,功耗87mW。将该采样/保持电路用于一个8位1GSPSA/D转换器。流片测试结果表明,在1GSPS采样率,240.123MHz和5.123MHz输入信号下,8位A/D转换器的SNR为41.39dB和43.19dB。     

A novel analog/digital reconfigurable automatic gain control with a novel DC offset cancellation circuit

An analog/digital reconfigurable automatic gain control(AGC) circuit with a novel DC offset cancellation circuit for a direct-conversion receiver is presented.The AGC is analog/digital reconfigurable in order to be compatible with different baseband chips.What’s more,a novel DC offset cancellation(DCOC) circuit with an HPCF(high pass cutoff frequency) less than 10 kHz is proposed.The AGC is fabricated by a 0.18μm CMOS process.Under analog control mode,the AGC achieves a 70 dB dynamic range with a 3 dB-bandwidth larger than 60 MHz.Under digital control mode,through a 5-bit digital control word,the AGC shows a 64 dB gain control range by 2 dB each step with a gain error of less than 0.3 dB.The DC offset cancellation circuits can suppress the output DC offset voltage to be less than 1.5 mV,while the offset voltage of 40 mV is introduced into the input.The overall power consumption is less than 3.5 mA,and the die area is 800×300μm~2.     

一种集成轨到轨比较器电路设计

传统比较器在其输入电压过高或过低时,输入MOS对管将进入截止区,从而使电路无法正常工作。本设计采用轨到轨放大器技术,使比较器在输入电压满摆幅时都能正常工作,增加了输入电压的范围。本文基于0.18μm COMS工艺完成电路的设计,并使用Spectre进行电路仿真。结果表明,在电源电压为1.8V时,电路静态功耗为360μW,电压比较精度为80μV,时延为13.2ns。     

基于WCDMA接收机系统的低噪声放大器设计

介绍了低噪声放大器的基本工作原理,并对噪声源进行了分析。提出了采用先进的TSMC90 nm工艺,设计了一种基于WCDMA接收机系统的全差分拓扑共源共栅型低噪声放大器。该放大器片内集成了电感、电容,片外配置匹配网络。芯片测试结果表明:电路在2 GHz工作频率下,电压增益达到20 dB、噪声系数NF为1.4 dB、IIP3为-3.43 dBm。综合各项数据表明,该低噪声放大器具备良好的性能,可广泛适用于通讯系统之中。     

借助普通运放组成电路实现对交流信号的采集

用两片集成电路LF347组成带参考端的交流信号采集电路,具有整流、滤波和比例放大的功能,实现了对中低频信号的采集。理论分析和实验测试均得出一致结论:当交流输入端信号和参考端信号同相则输出正值,二者反相则输出负值。该电路输出为标准的CMOS电平,便于A/D采集,算法简单。在应用中该电路调节方便,具有和相同功能的集成电路LZX1一致的线性度和精度,性能价格比高。     

A 2-V 10.7-MHz CMOS limiting amplifier/RSSI

This paper presents low-voltage low-power CMOS circuit design techniques for an intermediate frequency (IF) limiting amplifier and received signal strength indicator (RSSI). The architecture of the limiting amplifier and RSSI employed is determined by the optimal power consumption for a specified speed, overall gain, and accuracy. Each gain cell of the limiting amplifier employs folded diode load for low-voltage operation. Offset is reduced by a cross-connected source-coupled pair offset subtractor that is along the signal path. Full-wave current rectification and summation are employed in the RSSI circuit to achieve high precision while maintaining low voltage and low power. Using a single 2-V supply voltage, measured results demonstrate the input dynamic range is larger than 75 dB for 10.7-MHz IF application. The prototype occupies an active area of 0.4 mm² using a 0.6-μm digital CMOS technology. The power dissipation is 6.2 mW     

一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

一种中速高精度模拟电压比较器的设计

设计一种中速高精度模拟电压比较器,该比较器采用3级前置放大器加锁存器和数字触发电路的多级结构,应用失调校准技术消除失调,应用共源共栅结构抑制回程噪声干扰;应用数字触发电路获得高性能数字输出信号,设计采用0．35μm5VCMOS工艺实现一个输入电压2．5V、速度1MS／s、精度12位的逐次逼近型MD转换器。Hspice仿真结果表明：在5V供电电压下,速度可达20MHz,准确比较0．2mV电压,有效校准20mV输入失调,功耗约1mW。