基于低噪声和高线性度的差分CMOS LNA的设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高线性度的差分CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在共源晶体管的栅源极并入一个电容以降低共源极的噪声;并在共栅极上引入一对交叉耦合电容和电感,以消除共栅极的噪声并提高电路的线性度。仿真结果表明,在2.4GHz的工作频率下,该电路的噪声系数仅有1.29 dB,该电路能够提供17dB的正向增益,良好的输入输出匹配,该放大器的输入三阶交调点为0.76dBm,功耗小于10mW。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

WLAN中带ESD保护的低噪声放大器设计

介绍了一个基于IBM0.18μmCMOS工艺,用于无线局域网(WLAN)IEEE802.11a的带ESD保护电路的低噪声放大器(LNA)。通过分析电感负反馈共源共栅放大器的输入阻抗、增益和噪声系数,以及ESD保护电路对低噪声放大器性能的影响,对该5GHz低噪声放大器进行设计和优化。测试结果表明,当电源电压为1.8V时,消耗电流为6.5mA,增益达到10dB,输入匹配达到-18dB,噪声为4.29dB,线性度IIP3为4dBm。     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0.18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联。该LNA工作在5.2 GHz,1.8 V电源电压,能提供20 dB的增益(S21为20 dB),而噪声系数为1.9 dB,输入匹配较好,S11为-32 dB。     

2.4 GHz CMOS低噪声放大器设计

提出并设计了一个2.4 GHz低噪声放大器,该放大器采用TSMC 0.25 μm RF CMOS工艺实现.与传统的共源共栅结构相比,该电路引入了一个电感与级间寄生电容谐振,使整个电路的线性度、噪声系数等     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0．18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器（LNA）设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50欧姆阻抗匹配。同时两级共源电路之间通过串联谐振相级联。该LNA工作在5．2GHz,1.8V电源电压,能提供20dB的增益（S21为20dB）,而噪声系数为1．9dB,输入匹配较好,S11为-32dB。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于5G-WiFi的可变增益有源巴伦LNA

设计了一款应用于5G-WiFi的可变增益有源巴伦LNA。该LNA输入级在采用共源共栅结构的基础上加入了阻容并联负反馈和源级电感负反馈,在保证低噪声的同时提高了电路线性度;第二级通过编程和改变控制电压实现了增益双调节功能;输出级采用有源巴伦结构实现了信号振幅相同、相位相反的差分输出。电路基于TSMC 0.18 μm CMOS工艺库仿真,结果表明,在5.8 GHz频率下,电路噪声系数为3.7 dB,最大增益可调节范围为5~20 dB,线性度IIP3达到－2.5 dBm,输入、输出的回波损耗均小于－25 dB。     

一种2.4 GHz CMOS低噪声放大器的优化设计

通过对共源共栅结构的低噪声放大器的噪声和线性度的理论分析。得出该结构的放大器的噪声主要受第一级MOS管的影响。而线性度主要受第二级MOS管的影响。并由此提出一种对该电路的噪声和线性度的分别优化的方法。采用该方法设计一个基于TSMC0．25μmCMOS工艺、2．4GHz的低噪声放大器。仿真结果表明在2．4GHz下,它的噪声系数[NF]为1．15dB,增益S21为16．5dB。工作电压1．5V时,功耗为14mW,线性度IIP3为0.3dBm。     

一种带失真抵消的高增益低噪声放大器

提出了一种用于GPS/BD双频接收机的带失真抵消的低噪声放大器。采用部分源级电感简并结构,相较于传统全部源级简并结构,以极低代价提高了增益。通过噪声特性的理论分析,优化了噪声系数,给出了相应的参数公式。通过增加失真抵消结构,提高了电路的线性度。采用TSMC 0.18 μm CMOS工艺进行设计。仿真结果表明,该放大器的增益达18 dB,噪声系数为1.7 dB,输入3阶交调截点为-1.4 dBm。在电源电压为1.8 V时,消耗电流为4.7 mA。相比传统结构,该放大器的增益提高了2 dB,线性度提高了6 dBm,功耗提高了15%。     

Ka波段单片自偏压低噪声放大器

本文介绍了一款基于0.15μm PHEMT工艺的Ka波段自偏压单片低噪声放大器(LNA)。该款低噪声放大器采用四级级联的电路结构,前两级采用源极电感负反馈同时获得较好的输入驻波和噪声;采用电阻自偏压技术,单电源供电,使用方便。该款低噪声放大器在26~40GHz频段内增益为22±1dB,噪声优于3dB;在36GHz处噪声优于2.5dB。芯片尺寸为2.0mm×1.0mm×0.1mm。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

一种1.5 GHz 0.25 μm CMOS低噪声放大器设计

提出并设计了一种应用于GPS接收机中的1.5 GHz低噪声放大器,该放大器采用TSMC 0.25μm RF CMOS工艺制作.与传统的共源共栅结构相比,该电路引入了级间耦合电容,使整个电路的功率增益、噪声系数等关键性能指标得到改善.该放大器的正向功率增益为21.8 dB,NF为0.96 dB,IIP3为-11 dBm,功耗为20 mW,且输入输出阻抗匹配良好,满足GPS接收机射频前端对低噪声放大器的要求.     

自适应偏置的低噪声放大器设计与实现

低噪声放大器作为射频接收系统中的关键器件，其噪声系数与线性度影响整个系统的性能。本文基于0.25μm GaAs pHEMT工艺设计了一款应用于DC～3 GHz的低噪声放大器。放大器采用耗尽型晶体管构成自适应偏置电路提升低噪声放大器线性度，通过源极高Q值电感优化噪声系数。该低噪声放大器芯片的测试结果表明，与传统偏置结构的放大器相比，随着输入功率的增大，该电路具有良好的栅电压补偿功能，噪声系数比传统结构减小0.5 dB以上，相同工作电流下输出功率1 dB压缩点提高11 dB,相同射频输出功率下直流功耗减小40%以上。     

一种用于电视协调器的CMOS无电感互补噪声抵消低噪声放大器设计

本文介绍了一个用于电视协调器的CMOS无电感互补噪声抵消低噪声放大器。放大器包括一个共栅极和一个共源级,实现单端转差分的功能。采用的互补结构能够节省功耗和改善噪声系数。线性度也通过采用多个晶体管并联技术来增强。芯片采用SMIC 0.18μm CMOS 工艺。测试结果表明,在50MHz到860MHz频段内,电压增益达到13.5到16dB,噪声系数小于4.5dB,最小达到2.9dB,在860MHz频率处,输入1dB压缩点为-7.5dBm。核心电路在1.8V电源电压下,消耗6mA电流,芯片面积是0.2×0.2mm2     

采用噪声消除技术的3-5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器.该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数.低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm.采用1.8 V电源供电,电路总功耗约为20.5 mW.     

一种0.18 μm 2.4G CMOS低噪声放大器的设计

提出了一种基于TSMC 0.18μm CMOS工艺的2.4 G频率下带负反馈的CMOS低噪声放大器。采用带有级间匹配的共源共栅电路结构,使放大器具有较高的增益和反相隔离度,并在输入端加入π型网络,保证较高的品质因数和信噪比。此外,该放大器在输出端引入反馈支路,有效地降低了密勒效应的影响。通过ADS软件仿真得到很好的结果:在1.8 V电压下,输入输出匹配良好,电路增益为为15.15 dB,噪声系数为0.62 dB,直流功耗为7.9 mW。     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

基于ADS宽带微波低噪声放大器设计与仿真

文章主要研究低噪声放大器在宽频带范围内增益平坦度低、阻抗匹配差的问题。选用Avago公司生产的具有高动态范围和低噪声特性的PHEMT器件ATF-38143晶体管,采用自给偏置共源,负反馈结构,基于ADS仿真设计完成一款两级级联的宽带低噪声放大器。该放大器利用源极串联反馈电感和输入端接双支节微带线的匹配方法。仿真结果显示放大器在1.0～3.0 GHz的频带范围内,输入输出回波损耗均小于-10 dB;系统稳定性因子K> 1;噪声系数为(1.6±0.4)dB;最大增益为26.5 dB,增益平坦度缩小到±0.5 dB。