DVB-T中多速率DDC的设计与FPGA实现

针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.     

复信号多相滤波器的无盲区算法与FPGA设计

信道化和抽取技术是宽带数字信道化接收机中的关键技术。针对这一问题,首先分析了复信号多相滤波器无盲区算法及其数学模型,实现信号的全概率捕获。根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,利用可定制模块和时序的配合完成了延迟和抽取功能;乘加单元完成多相分量的滤波运算;专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法区别于一般旋转开关方法,能够实现信道数不等于抽取倍数的延迟和抽取．     

宽带数字接收机的信道化设计

针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能。而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

FIR抽取滤波器高效实现算法

抽取滤波器是软件无线电系统中运算量非常大的模块。如何降低数字抽取滤波器的运算量是软件无线电系 统的关键问题之一。为了降低数字抽取滤波器的运算量,对现有FIR抽取滤波器快速算法进行了研究,并在此基础上提出了 一种新的抽取滤波器的高效实现算法,其滤波卷积部分的运算量是传统方法的1/(2D),是多相滤波器法的1/2。     

基于LMS的自适应去噪滤波器设计

讨论了自适应滤波去噪原理，采用LMS算法设计了自适应去噪滤波器，分析了MAT-LAB／SIMULINK中DSP Builder模块库在FPGA中的设计优点，最后应用DSP Builder模块库对自适应滤波器进行仿真。为自适应滤波器硬件实现提供了实验依据。     

基于FPGA的LFM信号匹配滤波的时域实现

为解决频域法实现信号匹配滤波时硬件开销较大的问题,采用时域法实现线性调频（LFM）信号的匹配滤波。设计了一款针对LFM信号的8阶分布式结构的时域匹配滤波器;利用FPGA的ROM宏模块构建查找表,实现分布式滤波算法;基于FPGA器件完成了滤波器的设计与集成。仿真结果显示,滤波器占用170个逻辑单元、109个寄存器、3K字节存储器,逻辑资源开销较小。与传统FIR结构的乘累加算法相比,分布式滤波算法运算速度更快。     

基于IP核FIR滤波器的设计与FPGA实现

介绍了一种基于Altera公司IP核进行FIR数字滤波器的参数设计及在FPGA中的快速实现方法。为了达到FIR滤波器的性能要求,介绍了Matlab和IP核中信道冲激响应的阶数和时域系数的设计方法。编程实现了时域卷积运算,并给出了冲激响应和输入数据比特量化的方法和结果。为验证FIR滤波器设计的正确性,分别给出了Matlab和Model Sim中FIR低通滤波器的仿真输入波形和滤波输出波形。仿真结果表明,设计的滤波器通带信号完整,阻带滤波性能良好,该方法具有较好地适用性。     

定时同步与匹配滤波频域联合实现技术

为减少高速卫星通信系统运算量,提出了一种免混频的定时同步与匹配滤波联合的架构。该架构通过对滤波模块和同步模块的改进,将滤波器运算结果复用到定时同步模块中去,实现了使用一次快速傅里叶变换便完成信号的滤波和同步处理。不仅降低了系统复杂度,而且减少了运算量。理论分析和仿真实验表明,该结构在低信噪比和大时延环境下具有较好的估计性能,并且该结构通过模块间资源的复用,有效的降低了系统运算量,和Gardner算法相比,本文使用的方案可以减少大约70%的运算量,适用于高速解调系统。      

基于FPGA的Kalman滤波器实现研究

卡尔曼（Kalman）滤波计算精度和速度是工程应用中是否成功的决定性条件,为进一步提高Kalman滤波算法在更复杂的环境下使用的性能,并能够同时满足实时性和精度的要求,采用现场可编程逻辑阵列（FPGA）技术,设计了Kalman滤波算法在FPGA上的实现方案,选择了一种可以同时满足精度和实时性的方案进行实现,对算法中的矩阵相乘、状态机的应用以及资源分时复用等关键技术进行了设计。通过与Matlab及DSP的计算结果相对比,验证了在FPGA内实现Kalman滤波器的优势。     

一种适用于多速率FIR滤波器的算法改进

多速率FIR滤波器是数字下变频的核心技术之一。由于高阶FIR数字滤波器使用了大量的乘法单元,在FPGA中将占用大量的逻辑资源(LE),这极大的限制了FPGA的设计。根据多倍抽取FIR滤波器的特性,提出了一种分时复用乘法单元以减少逻辑资源使用量的改进算法,大量节约了FPGA的逻辑资源。通过FPGA设计实现,在Quartus II中综合仿真结果中可以验证,设计基本达到预期效果,在满足设计要求的前提下,实现了节约逻辑资源的目的。     

基于FPGA的FIR滤波器的性能研究

目前FIR滤波器的一般设计方法比较繁琐,开发周期长,如果采用设计好的FIR滤波器的IP核,则开发效率大为提高。本方案基于Altera公司的Cyclone Ⅱ系列芯片EP2C8Q208C8N,首先利用MATLAB中的滤波器函数fir2得出需产生的FIR滤波器的系数,再导入FIR IP Core,成功完成了FIR数字滤波器的设计。另外分析了阶数与不均匀采样数据对FPGA资源的影响和对生成FIR滤波器的输出性能的影响,并将实际输出的幅频特性图与我们需要的幅频特性图相比较,验证生成的FIR数字滤波器的性能。     

基于MATLAB的高性能半带滤波器设计

在数字滤波器的设计中,为了能够有效地进行抽取滤波,往往采用多级抽取的方法。文中引入一种半带FIR（有限冲激响应）滤波器来实现多级抽取。半带滤波器是一种特殊的低通FIR数字滤波器,它的通带和阻带关于二分之一Nyquist频率对称,因而有近一半的滤波器系数为0,所以用它来实现数字滤波可以大幅度地减少运算量,有利于滤波器的实时实现。半带FIR滤波器主要应用于多速率系统中,可以提高系统的效率。剖析了半带FIR滤波器的原理、性质及实现的方法,给出了基于MATLAB和QuartusⅡ联合的半带FIR滤波器的设计仿真过程,并对结果进行了分析。     

Two Classes of Frequency-Response Masking Linear-Phase FIR Filters for Interpolation and Decimation

This paper introduces two classes of frequency-response masking (FRM) linear-phase finite (length) impulse response (FIR) filters for interpolation and decimation by arbitrary integer factors M. As they are based on the FRM approach, the proposed filters are low-complexity (efficient) sharp-transition linear-phase FIR interpolation and decimation filters. Compared to previously existing FRM linear-phase FIR filter classes for interpolation and decimation, the new ones offer lower complexity and more freedom in selecting the locations of the passband and stopband edges. Furthermore, the proposed classes of FRM filters can, as special cases, realize efficient Mth-band FRM linear-phase FIR interpolation and decimation filters for all values of M. Previously, only half-band (M = 2) FRM linear-phase FIR filters have appeared in the literature. The paper includes design techniques suitable for the new filters and design examples illustrating their efficiency.     

基于窗函数数字预滤波处理系统的研究

由于在FPGA中能够通过FIRIPCore很方便地实现FIR滤波器组。在此,从FIR滤波器组的各种窗函数特性分析入手,分析了各种窗函数在频域内的各种性质,提出了在合理使用FPGA内部资源的前提下,设计适用于不同天文观测的预处理DFB系统中FIR滤波器的设计。通过设计观测具有频率分裂特征的太阳Ⅱ型爆发的DFB,详细论证了该种设计的可行性。     

基于FPGA的数字化正交解调接收机最优设计

结合抽取滤波器的多项滤波结构,在一定条件下,推导出了一种含抽取正交解调接收机最优结构设计方法。在FPGA乘法器资源相同的条件下,采用最优结构设计的接收机内部FIR滤波器阶数比直接实现形式高了近4倍。最后给出了设计实例。     

一种新的多频连续波雷达数据采集系统设计

给出了一种基于多速率信号处理的多频连续波雷达数据采集系统设计和实现方法。分析了抽取的时域和频域特性,针对多频连续波雷达的应用背景,分析了实际系统中抽取比的选择,设计了合适的抗混叠滤波器。给出了一种FIR实现信号抽取的高效结构。在此基础上,完成了数据采集系统的硬件设计和软件设计。该方案具有控制灵活,数据传输高速、稳定等特点。该设计已经成功应用于实际系统。     

DDC中的抽取滤波器设计及FPGA实现

本文介绍了在数字下变频（DDC）中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证，证明了设计的可行性。     

多相抽取滤波器的FPGA实现

信号的多相分解在多抽样率信号处理中有着重要的作用.介绍了多相分解的基本理论,结合FIR抽取滤波器的多相分解形式,用Verilog HDL语言来实现2倍抽取滤波器的多相结构,QuartusⅡ软件仿真输出波形,并且用MATLAB对仿真结果进行验证并作比较.结果正确,最后将编程数据文件下载到FPGA芯片上.多相抽取滤波器的设计方法是可行的,整个设计过程由软件实现,参数易于修改.