投稿须知

正一、报道内容:◆国内外网络化试验和测试技术发展综述与评论;◆先进的总线技术、人工智能诊断技术、系统集成技术以及控制理论在工业领域和军事中的应用研究;◆基于总线系统的边缘扫描测试技术、机内测试、遥测遥控技术和自动测试系统的设计与开发;◆芯片级/电路板极/系统级可测试性设计与验证技术;◆武器装备可测试性设计与测试性验证技术;◆军工产品预测与健康管理(PHM)技术的研究与应用;◆网络化试验与测试故障诊断技术的研究与应用;◆虚拟测试与试验验证、混合信号测试和微系统测试技术研究;◆嵌入式系统软件、软件测试以及工控组态软件的开发与设计;◆国外先进的测试标准及应用;◆特种传感器技术研究及应用;◆基于计算机技术和总线技术的智能仪器仪表的设计与开发。     

第二届国防科技工业试验与测试技术发展战略高层论坛 征文通知

征稿内容(1)发展战略:国防科技工业试验与测试技术的发展思路与展望;国外试验与测试技术发展综述;虚拟试验技术发展综述。整机综合试验验证技术发展综述;综合测试与故障诊断技术发展及展望;特种传感器技术动向和发展思路;国防专业试验测试技术发展趋势。(2)关键技术:综合测试系统体系结构的研究;武器装备可测试性设计与测试性验证技术;分布式远程测试、诊断技术发展与应用研究;虚拟试验建模与仿真技术的研究、应用和发展;虚拟试验与虚拟测试环境技术研究;跨武器平台测试技术的研究;综合诊断软件平台技术研究;故障诊断技术的应用及其基础技术研究;故障诊断专家系统与决策技术的研究;自动测试的软件平台技术;嵌入式系统测试技     

投稿须知

正一、报道内容:国内外网络化试验和测试技术发展综述与评论;先进的总线技术、人工智能诊断技术、系统集成技术以及控制理论在工业领域和军事中的应用研究;基于总线系统的边缘扫描测试技术、机内测试、遥测遥控技术和自动测试系统的设计与开发;     

装备自动测试系统软件的可测试性设计与分析

针对导弹通用自动测试系统的功能与实现，对系统的软件部分进行可测试性设计分析研究。结合目前测试系统软件的测试与排错技术研究，提出了几种提高软件可测试性的可行性设计技术。实践证明，这些技术可以显著提高自动测试系统软件的可测试性。     

基于ASAAC标准的BIT设计

为满足航空电子系统的可测试性,降低航空电子系统测试维护成本,结合ASAAC标准设计一个机内自测试(BIT)系统。BIT利用自身资源对系统进行故障检测或隔离,采用总线层次化方法将BIT设计分为系统级、分系统级及模块级3层测试结构,并给出模块级测试的软硬件设计方案。测试结果表明,该系统能使测试与航电系统的健康管理和故障管理紧密结合,在满足测试覆盖率等技术指标的同时,提高航空电子系统可靠性与可测试性。     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。     

基于局域网的混合总线ATS研究与设计

针对武器装备试验测试设备的现状和新型武器装备试验测试的需要,研究了网络化测试技术与混合总线测试技术在靶场中的应用;重点对基于局域网的混合总线ATS构建过程中涉及的测试设备组网、时钟同步等关键技术进行了研究,提出了基于LAN的混合总线ATS设计方案;系统基于局域网和混合总线技术进行设计,整合了GPIB、VXI和PXI总线测试仪器/设备功能;采用GPS时钟和LXT触发总线触发相结合的方法,实现了同步方式的灵活选择;具有灵活性强、构建成本低等特点,满足了多型武器装备试验测试的需要.     

空间以太网数据总线可测试性设计与分析

空间应用领域不断拓展使得空间有效载荷数据管理与传输越来越复杂,对空间数据总线的可靠性、测试的有效性提出更高要求。针对数据总线的可测试性现状及以太网的空间应用情况,提出空间有效载荷以太网数据总线测试性设计要求,基于FMECA及多信号模型对空间以太网数据总线进行可测试性分析,设计。通过搭建空间以太网仿真平台对可测试性设计进行验证。结果表明：设计达到可测试性要求,加入可测试性设计后对系统的性能影响较小,对空间数据总线的测试性设计具有实际的指导意义。     

VLSI芯片的可测试性、可调试性、可制造性和可维护性设计

CMOS器件进入深亚微米阶段，VLSI集成电路（IC）继续向高集成度，高速度，低功耗发展，使得IC在制造、设计、封装，测试上都面临新的挑战，测试已从IC设计流程的后端移至前端，VLSI芯片可测试性设计已成为IC设计中必不可少的一部分，本文介绍近几年来VLSI芯片可测试性设计的趋势，提出广义可测试性设计（TDMS技术）概念，即可测试试性，可调试性，可制造性和可维护性设计，并对可调试性设计方法学和广义可测试性设计的系统化方法作了简单介绍。     

基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点.     

IEEE 1149.1可测试性设计技术的研究与发展

在分析ＶＬＳＩ可测试性设计技术的发展情况和设计准则的基础上,讨论了研究与发展ＩＥＥＥ１１４９．１可测试性设计技术的重要意义,以及该技术在我国民用和军用工业应用的前景。     

GJB289A数据总线系统设计研究

随着数据总线技术的发展和广泛应用,系统设计过程中需要考虑的因素越来越多,不仅包括系统设计的成本及易用性,还包括系统应用过程中的技术成熟度、稳定性、可靠性、系统实时性及鲁棒性等因素。针对一个高速GJB289A数据总线系统进行研究,分析了拓扑设计、BC设计、RT设计和总线控制等设计的关键技术,涵盖总线ICD设计、总线通信控制表配置、总线通信仿真、总线测试、总线监控、远程终端、中继器全套应用解决方案。本系统技术成熟度高,已经过某型号机载总线通信验证实验,稳定、可靠、多功能且方便易操作,为用户提供良好的人机界面接口,可实现高速GJB289A总线半物理配置/仿真/监控/中继/性能分析,可辅助完成机载航电系统总线设计、验证及综合。     

应用于逻辑核的BIST关键技术研究

随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路（VLS1）和SOC测试的一项有效的可测试性设计方法。文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果。     

一种金融双界面卡可测试性设计研究

由于安全性好,存储容量大等方面的优点,金融IC卡代替传统的磁条卡已经成为一种必然趋势;由于电路的复杂性,在金融卡的设计过程中必需注意可测试性设计;文章对一种金融双界面卡进行可测试性设计,主要关注嵌入式存储器、振荡器电路和非接触模拟前端电路的可测试性设计,在进行理论分析的基础上提出测试结构,并对电路进行设计;最终基于V777系统对流片以后的金融双界面卡进行测试,测试结果表明本设计具有很好的功能。     

数字信号处理器芯片核NDSP25的可测试性设计

介绍了可测试性设计的一般方法，着重讨论了NDSP25数字信号处理器芯片核的可测试性设计策略，以及可测试性设计的实现，并对可测试性设计的结果进行了统计和分析。     

SOC可测试性设计与测试技术

超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题．对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述．从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩／解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作．最后,展望了SOC测试未来的发展方向．     

实例研究-模糊芯片F200的设计、验证和测试

本文介绍模糊推理协处理器VLSI芯片F200的设计,给出了详细的芯片设计流程,并重点讨论了有关芯片的可测试性设计、设计验证和测试等问题。     

装备电子设备边界扫描系列标准及测试性设计技术研究

随着新一代电子产品的复杂化和密集程度的不断提高,电路和系统的可测试性急剧下降,传统测试技术已经不能满足需要。针对我国军用电子设备的测试及诊断工作需求,通过对IEEE1149系列边界扫描测试标准进行了研究分析,分析各标准的特征范围、适用对象、各标准相互关系,可以分析梳理IEEE1149标准在我国军用电子设备测试性设计中的可行性和适用性,探索得到将边界扫描技术在测试性设计上的应用思路。将边界扫描技术应用于电子设备不同范围的测试设计,能有效地解决传统测试性设计的问题,能够提升诊断能力,缩减产品生产周期及研制费用。     

非线性模拟电路可测试性度量研究

模拟电路的可测试性度量是指导其进行可测试性设计的基础,针对目前非线性模拟电路可测试性分析过程复杂,无法量化的问题,在深入研究模拟电路可测试性度量和非线性模拟电路特性的基础上,利用分段线性方法将非线性模拟电路近似等效为线性模拟电路,并给出了非线性模拟电路可测试性度量的计算方法,极大拓宽了可测试性度量的应用范围;最后通过实例详细讲解了计算过程,并利用模拟电路可测试性度量的定义验证了该结果的有效性,该方法计算量小,不受容差影响,对非线性模拟电路可测试性研究具有一定的指导意义。     

可测试性设计中的优化问题及求解算法

近２０年来,为了解决结构日益复杂ＶＬＳＩ电路的测试问题,可测试性设计得到了迅速发展。在可测试性设计中,如何针对不同的对象及测试需求进行优化设计,以尽可以降低总体设计代价,是一个非常重要且亟待解决的问题。文章应用图论对可测试性设计中的两种典型优化问题进行了数学描述,并构造了相应的可行求解算法。