基于EPP和DDS技术的虚拟双通道任意波形发生器的设计

由于在现代诸多应用领域对测控信号的要求越来越高,文章提出了一种基于计算机的增强性并口(EPP)和直接数字频率合成(DDS)技术的虚拟双通道任意波形发生器的设计方法。详细讨论了FPGA器件在EPP接口和DDS技术实现时的具体应用,并且分析了波形发生器的软件设计和性能。实验表明,此波形发生器产生的信号频率范围广,分辨率高,具有一定的实用价值。     

基于Windows XP的便携式数据采集系统

采用SPP设计的数据采集系统无法运行具有安全机制的WindowsXP等系统。而采用笔记本计算机增强型并口EPP结合MAX197AD芯片设计硬件，并用VC＋＋6．0和WinIo库进行软件设计。则适合于WindowsXP系统。介绍了EPP的数据采集硬件电路和EPP的电气特性，即能够双向传递数据且传输率接近IsA总线。采集软件使用虚拟设备驱动技术，实现了Windows XP安全模式下对并口的访问，具有很强的适用性。     

基于并行口的手臂机器人控制系统数据通信设计

针对串行口数据传输速度慢、数据传输量小等缺点，提出了一种在手臂机器人控制系统中上位计算机和下位控制器之间基于并行口实现双向数据通信的方法，它充分利用了传统并行接口的优势．文章采用并口的EPP工作模式进行数据的双向通信，实现了高速的实时控制通信功能，并给出了硬件设计电路、软件设计流程图和试验结果。实验结果表明，采用文中给出的设计是可行的;系统在实时性、准确性上都能达到良好的效果，实现了廉价高速的双向数据通信。     

EPP_CAN通信实验系统中设备驱动程序的应用

概要介绍了EPP模式并口及CAN总线,详述了虚拟设备驱动程序VxD的概念和作用,并着重说明了在EPP模式并口和CAN总线的接口实现中对于VxD的具体应用。结合该应用,提供了一套CAN总线通信实验系统。系统应用VxD驱动程序,成功地实现了PC的EPP模式并口和CAN适配卡之间的接口,能很好地完成两者之间的信息传输,及时响应中断信号和实现CAN总线的实时网络通信功能。     

基于EPP协议图象数据采集卡的设计及实现

基于并口EPP协议的图象数据采集卡适用于笔记本电脑 ,从而使数据采集设备具有便携性。文章介绍了并口EPP协议 ,用VHDL语言实现了FIFO读写操作逻辑和EPP协议的数据读周期 ,给出了数据采集卡的硬件结构图及显示程序流程图。     

用DELPHI6实现雷达的显示控制终端

该文介绍，用高级编程语言DELPHI6实现的某型雷达数据显示／控制终端，详细给出了设计要求、程序的总体结构和各模块的结构，特别介绍了在DELPHI中嵌入汇编语言来实现对计算机并口的读写操作，具有高速、实时的特点，能通过增强并行口(EPP)模式实时完成雷达数据的显示和控制参数的下传。     

Windows 9x下基于EPP模式实时数据采集系统的设计与实现

本文主要介绍Windows9x下采用计算机并口EPP模式进行实时数据采集的应用和设计，并提供了软件实现的详细方法。     

基于CPLD的计算机并口EPP模式通讯实现

本文对计算机并口EPP工作模式进行了介绍,并且提出了针对EPP模式的WDM驱动程序设计方案,以及基于CPLD的EPP模式接口电路的设计实例。该方法已被成功运用到某款单片机仿真器产品中,具有较高的工程价值。     

计算机EPP控制CPLD显示点阵汉字的实现

本文主要讨论了使用计算机增强型并口EPP协议控制CPLD,向其发送汉字点阵数据并在16*16 LED点阵上显示的实现.实际测试并证明了EPP模式下计算机并口与CPLD及VHDL结合进行电子设计的可行性与高效性.这种设计方式在高校电子教学中有很好的指导作用.可以有效地提高学生的动手能力和团队意识.     

基于FPGA及FLASH的数据采集存储系统设计

提出了一种多路数据采集存储系统的设计方法。介绍了闪存和现场可编程门阵列FPGA的功能特性,并利用外围接口电路及上述芯片设计并实现数据采集存储系统。介绍并口EPP模式控制的读数操作过程。给出了采集存储系统的接口电路,并阐述了它的实现原理。     

PC机与单片机的并行通信协议

PC机与单片机的通信不仅可用串行方式。也可用PC机并口实现并行通信。不需增加额外硬件就能实现数据的双向传输功能，且具有简单可靠、速度快、成本低的优点。详细介绍了PC机与单片机并行通信的电路设计，给出了合理、严谨的通信协议和访问方式流程图，此通信协议在实际应用中得到了验证，数据传输的稳定性和可靠性得到了保证，取得了预期的效果。     

基于增强并行口EPP协议的CAN控制器设计

CAN总线接口卡以ISA和PCI居多，现场测试不方便。EPP是双向数据传输的增强并行口协议，速度较高，扩展方便，手提电脑均支持。详细分析了EPP协议的工作特点，用可编辑器件GAL实现了接口协议转换，给出了便携式CAN控制器的硬件组成及软件设计实现，并对硬件设计做了详尽的分析。     

PC/104与PC机USB通讯的C++实现

目前．PC／104与PC机之间的通讯一般是以串行通讯或者并行通讯两种方式来实现的，然而USB通讯正以其高速性和连接灵活性等优点而被广泛关注。为实现PC／104与PC机之间的USB通讯，本文基于USB总线接口芯片CH375设计了PC104-USB转接板．详细描述了通讯中涉及的以伪中断方式发起上传数据流，以下传API发起下传数据流的通讯方式，并给出了相关程序代码。     

PC/104与PC机USB通讯的C 实现

目前,PC/104与PC机之间的通讯一般是以串行通讯或者并行通讯两种方式来实现的,然而USB通讯正以其高速性和连接灵活性等优点而被广泛关注。为实现PC/104与PC机之间的USB通讯,本文基于USB总线接口芯片CH375设计了PC104-USB转接板,详细描述了通讯中涉及的以伪中断方式发起上传数据流,以下传API发起下传数据流的通讯方式,并给出了相关程序代码。     

IEEE1284标准简介

从工程实用的角度介绍了ＰＣ 机并行端口ＩＥＥＥ１２８４ 标准的基本内容。文中讲述了可以实现高速双向并行传输的并行端口高级模式：增强型并口ＥＰＰ和扩容端口ＥＣＰ,还介绍了对开发Ｗｉｎｄｏｗｓ ９５／９８ 并口即插即用设备极其重要的１２８４ 协议和设备识别串的概念。     

利用CY7C68001实现FPGA与PC的数据交换

随着现场可编程门阵列(FPGA：Field Programmable Gate Arrays)技术的飞速发展，FPGA的应用日益广泛。由于FPGA具有高速数据处理能力．它被广泛应用于实时处理系统中。而PC机则具有强大的文件管理功能．众多的软件资源以及可以将数据长久地保存以便日后的应用或处理。两者之间的功能具有互补性．所以实现FPGA与PC机之间的通讯就具有重要的现实意义。本文介绍利用CYPRESS公司的CY7C68001芯片通过USB协议来实现FPGA与PC机之间的通讯。USB协议有USB1.1(最高速度12Mbps)和USB2.0)最高速度480Mbps)两种．CY7C68001芯片支持全速(12Mbps)和高速(480Mbps)两种模式。本文仅介绍了全速模式，高速模式时需改变FPGA侧的VHDL程序并且PC机也必须支持USB2.0协议。     

协议测试仪的EPP接口设计

WPT-2000是自主研制成功的国产广域网协议测试仪。它采用分体式系统结构，由一台便携式PC和包捕获控制器组成。为了实现两者之间高效而廉价的通信，采用了EPP接口方案。EPP是IEEE1284标准中定义的PC机上的增强并行接口协议，它支持高速半双工双向数据传送。结果证明，所设计的EPP接口方案可以完整可靠地将最高速率达2Mbps的广域网络数据包传送到PC。文中介绍了EPP接口协议、包捕获控制器的EPP接口电路设计和PC机上的EPP实现程序。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。