低温PECVD法制备半导体的复合钝化膜

本文主要是以ＳｉＨ４、Ｎ２Ｏ和Ｓｉ３Ｈ４、ＮＨ３、Ｎ２作为气体源，在平行板电容耦合式淀积设备上，采用等离子增强化学气相淀积（ＰＥＣＶＤ）法制备ＳｉＯ２－Ｓｉ３Ｎ４复合钝化膜。     

a-SiOx:H/a-SiOy:H多层薄膜微结构的退火行为

采用ＰＥＣＶＤ技术在Ｐ型硅衬底上制备了ａ－ＳｉＯｘ：Ｈ／ａ－ＳｉＯｙ：Ｈ多层薄膜,利用ＡＥＳ和ＴＥＭ技术研究了这种薄膜微结构的退火行为,结果表明：ａ－ＳｉＯｘＬ：Ｈ／ａ－ＳｉＯｙ：Ｈ多层薄膜经退火处理形成ｎｃ－Ｓｉ／ＳｉＯ２多层量子点复合膜,膜层具有清晰完整的结构界面,纳米硅嵌埋颗粒呈多晶结构,颗粒大小随退火温度升高而增大小随退火温度升高而增大,在一定的实验条件下,样品在６５０℃下退火可形成尺寸大     

1．8GHz下功率密度为2．8W／mm的4H－SiC MES FET

１．８ＧＨｚ下功率密度为２．８Ｗ／ｍｍ的４Ｈ－ＳｉＣＭＥＳＦＥＴ据《ＩＥＥＥＥ．Ｄ．Ｌ．》第１５卷第１０期报道，ＣｈａｒｌｅｓＥ．Ｗｅｉｔｚｅｌ等已研制成一种４Ｈ－ＳｉＣＭＥＳＦＥＴ。采用４Ｈ－ＳｉＣ是由于它比６Ｈ－ＳｉＣ高出两倍的电子迁移率。器件的...     

淀积条件对a-SiNx:H薄膜中含氢基团的影响

利用红外光谱研究了等离子体化学气相沉积（ＰＥＣＶＤ）方法淀积的ａ－ＳiＮｘ：Ｈ薄膜。分析了气体流量比（Ｒ）、衬底温度（Ｔｓ）以及射频功率（Ｐ(ｒｆ)）的变化对ａ－ＳｉＮｘ：Ｈ薄膜中ＳｉＨ、ＮＨ和ＮＨ２基团的吸收峰强度的影响,同时研究了退火条件对ａ－ＳｉＮｘ：Ｈ薄膜中含氢基团的影响。     

Si—Si3N4—SiO2钝化工艺及其应用

介绍了ＬＰＣＶＤ法Ｓｉ３Ｎ４膜与ＰＥＣＶＤ法ＳｉＯ２膜的淀积工艺，以及Ｓｉ－Ｓｉ３Ｎ４－ＳｉＯ２钝化工艺在高可靠大电流开关二极管中的应用，并指出了工艺的适用范围。     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

ECR Plasma CVD淀积介质膜折射率的神经网络模拟

用人工神经网络方法对电子回旋共振等离子法化学气相沉积（ＥＣＲＰｌａｓｍａＣＶＤ）镀膜工艺建立了一个介质膜折射率ｎ关于气流配比Ｑ（Ｎ２）／Ｑ（ＳｉＨ４）和Ｑ（Ｏ２）／Ｑ（ＳｉＨ４）的数学模型．在给定气流配比Ｑ（Ｎ２）／Ｑ（ＳｉＨ４）和Ｑ（Ｏ２）／Ｑ（ＳｉＨ４）时模型预测的成膜折射率与实验值符合得很好．     

氮化硅薄膜的PECVD生长及其性能研究

采用ＰＥＣＶＤ法，反应温度为２５０℃，反应气体为ＮＨ３，ＳｉＨ４，在抛光硅片上沉积０．２～０．４μｍ厚的氮化硅薄膜。对这种Ｓｉ３Ｎ４薄膜的光学性能和电学性能进行了测试，其光学折射率为１．８７５，电阻率及击穿场强分别为８×１０１６Ω·ｃｍ及１×１０７Ｖ／ｃｍ，并用ＦＴＩＲ谱分析了薄膜的化学结构。     

用催化CVD法研制优质a—Si薄膜

用新的催化ＣＶＤ法在约３５０℃的低温条件下研制出了ａ－Ｓｉ薄膜。本文是利用催化剂，使ＳｉＨ和Ｈ２混合气体在一定温度下反应而裂解，在衬底上沉积ａ－Ｓｉ薄膜。所制出的ａ－Ｓｉ膜膜具有良好的光电特性，光电灵敏度超过１０＾６，电子自旋密度约２．５×１０＾６ｃｍ＾－３。     

一种简便有效的多孔硅后处理新方法

本文报道了一种简便有效的多孔硅（ＰＳ）后处理新方法，即在（ＮＨ４）２Ｓ／Ｃ２Ｈ５ＯＨ溶液中浸泡ＰＳ，并用紫外光辐照激发．后处理ＰＳ的光致发光（ＰＬ）强度约为未经处理的５倍；样品处理后的ＰＬ峰值９０ｍｉｎ内随激光连续激发时，在大气中呈现先指数衰减后线性增长，在真空（约１Ｐａ）中却呈现一直衰减到一个稳定值的新特点．通过样品的傅里叶变换红外吸收（ＦＴＩＲ）谱的测试与分析，表明后处理在样品表面产生了ＳｉＨ（Ｏ３）、Ｓｉ－Ｏ－Ｓｉ和Ｓｉ３Ｎ４三种提高ＰＳ的ＰＬ强度和稳定性的优质钝化膜     

Co／Ti／Si三元固相反应外延生长CoSi2薄膜

研究采用Ｃｏ／Ｔｉ／Ｓｉ三元固相反应的方法生长外延ＣｏＳｉ２薄膜。通过选择适当的热处理条件，采用步退火，在Ｓｉ（１００）和Ｓｉ（１１１）衬底上均成功获得外延ＣｏＳｉ２薄膜。实验用ＸＲＤ．ＴＥＭ、ＲＢＳ／ｃｈａｎｎｅｌｉｎｇ等测试技术分析ＣｏＳｉ２薄膜外延特性，得到的ＣｏＳｉ２／Ｓｉ薄膜的ＲＢＳ／ｃｈａｎｎｅｌｉｎｇ最低产额Ｘｍｉｎ达到１０－１４％，实验时ＣｏＳｉ２／Ｓｉ（１１１）样品，分别沿Ｓｉ衬     

工艺参数对真空紫外光直接光CVD SiO2／Si界面特性的影响

采用高频（１ＭＨｚ）Ｃ－Ｖ测试和红外谱，研究了工艺参数对Ｘｅ激发真空紫外光（ＶＵＶ）直接光ＣＶＤ ＳｉＯ２的ＳｉＯ２／Ｓｉ界面特性的影响。结果表明：衬底温度Ｔｓ对固定氧化物电荷密度ΔＮｏｔ、慢界面态密度ΔＮｓｔ的影响比反应室总气压Ｐｃ和ＳｉＨ２／Ｏ２分压比显著。ΔＮｏｔ和ΔＮｓｔ在１１０℃附近有极小值，大小为１０＾１０ｃｍ＾－２量级。Ｔｓ〉１２０℃，ΔＮｏｔ呈正电荷性，Ｔｓ〈１１０℃，ΔＮｏｔ呈负     

掺HCI栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性，阈电压和界面态。结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降，采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

Si上Si1—x—yGexCy三元合金薄膜的化学气相淀积生长研究

本文报道了用快速加热化学气相淀积方法,乙烯（Ｃ２Ｈ４）作为Ｃ源在Ｓｉ（１００）衬底上生长Ｓｉ１－ｘ－ｙＧｅｘＣｙ合金薄膜的实验结果,经喇曼（Ｒａｍａｎ）光谱和傅里叶变换红外光谱（ＦＴＩＲ）测量表明：我们成功地制备了具有一定代位式Ｃ含量的Ｓｉ１－ｘ－ｙＧｅｘＣｙ合金薄膜材料,较低的生长温度和较高的ＳｉＨ４／Ｃ２Ｈ４流量比有助于提高代位式Ｃ含量和薄膜材料的晶体质量,并且初步分析了生长过程中化学反应动力     

掺HCl栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性、阈电压和界面态．结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降。采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

ECR－PECVD制备Si_3N_4薄膜的特性及其应用的研究

本文利用ＥＣＲ－ＰＥＣＶＤ技术在不同沉积温度下制备了Ｓｉ３Ｎ４薄膜，利用Ｓｉ３Ｎ４薄膜的透射光强度曲线计算了Ｓｉ３Ｎ４薄膜的折射率和膜厚，计算结果与实测值符合较好。结果表明，随着沉积温度的提高，Ｓｉ３Ｎ４薄膜的折射率增大，致密性提高，Ｓｉ３Ｎ４薄膜厚度在６０ｍｍ直径范围内不均匀度小于５％。测定了Ｓｉ３Ｎ４薄膜的显微硬度。利用荧光分光光度计测定了Ｓｉ３Ｎ４薄膜的光致发光效应。初步进行了Ｓｉ３Ｎ４薄膜的超高频大功率晶体管器件中作为钝化膜的应用研究。     

SiH_4＋CH_4激光诱发解离动力学过程研究

ＳｉＨ_４＋ＣＨ_４激光诱发解离动力学过程研究傅广生，于威，李晓苇，韩理，张连水（河北大学物理系，保定０７１００２）本工作对应用于ＳｉＣ陶瓷材料合成的红外激光诱发ＳｉＨ４＋ＣＨ４等离子体的动力学过程进行了研究。实验采用强ＴＥＡＣＯ２脉冲激光击穿反应气体...     

A／D与D／A转换器技术

Ａ／Ｄ与Ｄ／Ａ转换器技术ＷＤ９４５１１１０位１００Ｍ采样／秒流水线子区ＢｉＣ－ＭＯＳＡＤＣ＝Ａ１０－ｂ１００－Ｍｓａｍｐｌｅ／ｓｐｉｐｅｌｉｎｅｄ　ｓｕｂ－ｒａｎｇｉｎｇＢｉＣＭＯＳＡＤＣ［刊，英］／Ｓｏｎｅ，Ｋ．…／／ＩＥＥＥＪ．Ｓｏｌｉｄ－Ｓｔａ...     

1微米硅栅CMOSASIC制造中RIE的应用

本文主要介绍１ｕｍ双阱双层金属布线硅栅ＣＭＯＳ专用集成电路制造中采用先进的反应离子刻蚀技术，对多种材料如ＬＰＣＶＤ、Ｓｉ３Ｎ４、ＰＥＣＶＥＳｉ３Ｎ４、热ＳｉＯ２、ＰＥＶＥＤＳｉＯ２、ＰＳＧ、ＢＰＳＧ、多晶硅和Ａｌ－Ｓｉ（１．０％）－Ｃｕ（０．５％）合金等进行高选择比的，各向异性刻蚀的工艺条件及其结果。获得上述各种材料刻蚀后临界尺寸（ＣＤ）总损失＜０．０８ｕｍ的优良结果。此外还分析讨论了被选择的刻蚀     

InP表面等离子体CVD淀积SiO2膜的界面结构及C—V特性

报道了以正硅酸乙酯（ＴＥＯＳ）为源，采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术在ＩｎＰ表面低温生长ＳｉＯ２钝化膜。对ＳｉＯ２／ＩｎＰ界面态进行了Ｘ射线光谱（ＸＰＳ）分析和Ｃ－Ｖ特性研究。