一种基于IBM PC的数字存储示波系统软件的设计与实现

系统介绍了“基于ＩＢＭ ＰＣ的数字存储示波系统图形软件”的设计与实现。着重讨论了各功能模块的构成原理和实现算法。     

道路车辆数字图象采集系统

论述了一种用于公路交通管理的数字图象采集和查询系统．此系统采用了视频信号复合编码和ＡＤＰＣＭ压缩存储技术解决大容量数字图象的实时存储问题，研制了相应的图象采集硬件，并由此硬件构成了道路车辆多微机图象采集系统．此系统具有简洁、可靠、免维护和低成本等特点．     

基于IBM－PC的32MHz数字存储示波系统

基于ＩＢＭ－ＰＣ的３２ＭＨｚ数字存储示波系统祝文浪，谢长生，裴先登华中理工大学计算机系（４３００７４）１引言ＩＢＭ－ＰＣ系列机在众多领域中获得了广泛的应用，其结构上的开放性和软硬件资源的极度透明，使我们较容易对系统进行扩展。充分利用ＰＣ机成熟发达的硬...     

数字示波表中超高速数据采集系统的设计

针对数字示波表的数据采集系统接口复杂、采集速度高、单片机难以实现等特点,介绍了一种以CPLD为核心的超高速数据采集系统设计方案。该方案采用高速A／D转换器、双片高速FIFO芯片来实现数字示波表中信号的不间断采样和存储,利用等精度测频技术自动生成FIFO的写入时钟,实现滤除冗余数据的功能。分别对A／D转换器、FIFO存储器、数据处理单元之间的逻辑接口电路以及测频原理、分频算法等进行了详细介绍。仿真结果表明,该设计完全满足数据采集系统的要求。     

PCM基群分接复用系统的设计与实现

本文绘出了一种ＰＣＭ基群分接复用系统的实现方法，该复用系统由基群接入终端和基本接入终端两个部分组成，利用ＡＤＰＣＭ编解码、Ｕ接口传输以及单片机控制等技术，可以在普通电话电缆上买现“０＋２”的数字复用或者“０＋４”的语音复用．文中给出了系统的功能模块框图，并就实现中的主要问题作了讨论．     

超高速存储器RDRAM的原理与应用

ＣＰＵ技术的不断提高和多媒体技术的广泛应用对计算机存储器在速度和容量上提出越来越高的要求，一批高速乃至超高速的存储器不断推陈出新，ＲＤＲＡＭ就是一种性能出众的超高速存储器。分析了ＲＤＲＡＭ的芯片结构，并结合具体的实例阐述了ＲＤＲＡＭ的应用环境和存储模型。     

用8031，DRAM和高速A/D实现快速数据采集

介绍了一个用８０３１，ＤＲＡＭ和高速Ａ／Ｄ等芯片构成的快速数据采集系统。该系统使Ａ／Ｄ转换的数据不经ＣＰＵ“中转”，而直接存入ＤＲＡＭ中。它具有硬件结构简单、价格低廉、易实现大容量存储等优点。本系统对模拟信号的采集并将采集数据送入存储器的周期为８μｓ。     

GFMS门与功能块级混合模拟系统的设计

ＧＦＭＳ是针对《数字逻辑》课程实验而设计的数学电路模拟系统，它以ＰＣ／ＦＯＲＴＨ２．０为逻辑模拟语言，设计了一个友好的人机交互界面，通过“双栈驱动的Ｆ－编译法”完成模拟控制，本系统已在ＩＢＭＰＣ／ＸＴ上调试通过。     

基于ADSP2181的实时语音采集与处理板的原理与组成

把ＰＣ机接口技术与ＤＳＰ芯片技术相结合,设计了一块实时语音采集与处理板。由于采用了具有３０ｎｓ指令周期的ＡＤＳＰ２１８１芯片及专用的Ａ／Ｄ,Ｄ／Ａ芯片,本板能够对多种语音算法如Ｇ７２８,Ｇ７２９,Ｇ７２３,ＭＰＥＧ音频等算法实现实时编解码处理。由于这块板对外具有灵活方便的数字接口,它也可用于其他高速数字信号采集与处理应用的场合。     

多路PCM遥测实时数据缓冲接口设计

针对多弹头、多目标遥测实时数据处理的要求，设计了一块计算机接口卡。卡上带有４个数据缓冲块，每块设计为乒乓缓冲工作方式，独立地承担一路ＰＣＭ遥测实时数据的缓冲存储、处理。计算机存取采用存储器分页地址映射方式。各路实时数据接收码率可达１Ｍｂｉｔ／ｓ以上。     

Windows环境下高速数据采集系统软件设计

设计了基于工控机和高速模入板卡的数据采集系统,介绍了Windows多任务多线程环境下,高速同步采集数据、存储与处理数据的软件设计方法。根据系统的特点,采用半满中断方式实现数据采集传输;多线程技术使数据采集与数据处理相独立,提高了数据吞吐量和计算机的整体处理能力;缓冲队列实现了高速连续存盘而不丢点;动态虚拟技术实现线程高优先级工作。用这些方法开发出的软件已成功应用于风机的故障检测中,并取得了良好的效果。     

一种增益增强型套筒式运算放大器的设计

设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12bit精度、100MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC0.13μm,3.3V工艺,Spectre仿真结果表明,该运放可以达到105.8dB的增益,单位增益带宽达到983.6MHz,而功耗仅为26.2mW。运放在4ns的时间内可以达到0.01%的建立精度,满足系统设计要求。     

A 6-bit 2 GS/s ADC in 65 nm CMOS

A 6-bit 2 GS/s ADC was implemented using a 65 nm digital CMOS technology.The design is based on a single-channel flash ADC architecture,and utilizes interpolating and averaging techniques.A two-stage CML-CMOS high-speed hybrid comparator is designed for optimal speed and power performance.The total power consumption of the converter is 52 mW and the area is 0.24 mm2.The ADC achieves 42.5 dB SFDR and5.2 bit ENOB at input frequency of 123 MHz,and at Nyquist frequency 37.67 dB SFDR and 4.9 bit ENOB.     

用于高速CMOS图像传感器的电容复用型循环ADC

设计了一种用于高速CMOS图像传感器的列并行标志冗余位(RSD)循环式模/数转换器(ADC)。该ADC在每次循环中采样和量化输入信号同步进行,速度比传统的循环式ADC提高了1倍。利用电容复用技术,对于像素输出信号的相关双采样(CDS)操作和精确乘2运算,将仅使用1个运放和4组电容来实现,减小了芯片面积。通过0.18μm标准CMOS工艺完成了ADC电路设计和仿真。SPICE仿真结果表明,在4 MS/s的采样速度和1.8 V电源电压下,ADC的SNDR达到55.61 dB,有效位数为8.94 bit,功耗为1.34 mW,满足10 bit精度高速CMOS图像传感器系统的应用要求。     

400MHz 12bit TIADC电路设计与误差校正

时域交错模数转换(TIADC)是目前高速高分辨率 ADC 设计的一种有效方案。通过一个400MHz 12bit ADC 的 PCB 设计,阐述了 TIADC 设计中的一些普遍问题,在误差分析的基础上给出一种硬软件综合校正方法。实测结果表明了设计的有效性。     

基于闪存的高速海量存储模块设计

鉴于嵌入式实时存储领域对存储带宽与容量的高要求,设计一种高速海量存储模块。模块由高密度NAND Flash存储阵列、大规模FPGA和高性能DSP构成,通过FPGA与DSP对数据存储过程的联合控制,实现海量数据的超高速存储。给出模块的存储管理设计与DSP软件设计。实际应用验证了该存储模块的实用性。     

软件无线电中ADC孔径抖动对SNR影响的建模与仿真

利用Simulink建立了两种仿真模型验证分析软件无线电中ADC孔径抖动对SNR的影响,模型一采用输入信号的抖动来仿真ADC采样孔径抖动产生的影响,模型二采用时钟源加入高斯噪声的方法较真实地模拟了ADC采样时钟的抖动情况。两种模型的仿真曲线与理论曲线基本吻合,证明了模型的正确性,尤其是模型二建模解决了有抖动的采样脉冲产生和参数计算中信号同步的关键问题,得到了更真实、准确的特性曲线,为深入研究高速高精度ADC的孔径抖动测量、分析和控制提供了一个比较可靠的依据,对系统设计提供了有益帮助。     

某式某型高超声速风洞连续变攻角测力试验测试系统研制及关键技术研究

在某式某型高超声速风洞开展了连续变攻角测力试验技术研究,针对性地建立了某式某型高超声速风洞专用的连续变攻角试验软硬件测试系统,完成了模型攻角的实时测量、滤波截止频率和机构运行角速度择选、多类信号高速连续采集、信号相关性研究和数据同步修正、专用数据采集和处理软件研制等多项研究内容.该项技术通过了多轮动态试验验证,从试验结...     

20GSa/s高速采集模块设计与实现

现代电子信号测试带宽已超过吉赫兹,对采样率达几十吉赫兹的高速数据采集与存储提出更高的要求,而现有的模拟数字转换(ADC)芯片只有几个吉赫兹的采集速率,不能直接满足对于超高采样速率的需求;文中提出了基于多片ADC并行交叉采样的20GSa/s高速采集与存储的设计方案,重点介绍了20GSa/s高速交叉采样的实现方式及误差来源和误差校准、交叉采样需要高速时钟的相位校准设计及具体校准方式、不同时钟域下160Gbps高速采集数据存储等核心技术,利用现有的高速ADC,最终实现了高达20GSa/s的数据采集与实时存储。     

高速视频采集卡的研制

介绍了一种ＰＣ插卡式高速，大记录容量数据采集卡。提出了双ＡＤＣ交替采样实现１００ＭＳＰＳ的采样率的方案，并针对设计中需要解决的交替时钟的产生，大容量，高速缓存电路的实现等技术要点加以讨论。