基于TDC的GPS驯服恒温晶振系统设计

为满足测控系统对高精度时间频率的要求,设计了一种基于时间数字转换器(TDC)的驯服恒温晶振系统.使用GPS对恒温晶振进行实时校准,获得了高精度的频率信号.通过TDC测量时差数据计算得到恒温晶振的频率准确度,其时差测量精度达到250 ps.采用优化的递推平均滤波算法对时差数据进行滤波处理,消除了GPS秒信号抖动引入的干扰...     

基于TDC芯片的窄脉宽测量系统设计

通过介绍一个基于TDC(时间-数字转换器)芯片的高精度窄脉宽发生、测量和自校准电路,提出一种新的窄脉宽测量方法.文中论述了电路自校准原理.系统分为分频模块、延时模块、数字选择模块和显示模块4部分,实现过程简单,电路精度可调,最高精度为125 ps,功耗极低.     

应用于全数字锁相环的时间数字转换器设计

本文将会依据全数字锁相环对时间数字转换器进行设计,其中,全数字锁相环具有粗量化和细量化的不同工作模式。本文旨在提升TDC在细量化工作模式中的测量精度,通过新型的比较器以及解除SR触发器对工作状态的制约关系以达到此目的。最后的仿真结果表明,TDC在粗量化工作模式下能对测量单位能够精确到25纳秒,而细量化工作模式下能够将分辨率降为以皮秒为单位的计量精度。     

一种用于GFSK信号解调的自校准时间数字转换器

设计了一种用于解调GFSK信号的时间数字转换器(Time Digital Converter,TDC),该时间数字转换器主要由延时链、D触发器、延时校准电路等组成.TDC对中频信号进行采样,将信息从频率信号转换到二进制码.延时校准电路保证延时单元的延时准确.TDC采用TSMC 0.18μm CMOS工艺实现,版图面积为0.08mm2.仿真结果表明,TDC的最大微分非线性为0.07LSB,最大积分非线性为-0.17LSB,功耗0.9mW,最大抗频率失调范围为±350kHz.     

一种带有亚稳态消除电路的TDC设计方案

时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用,因此,高精度的时间数字转换电路(Time-to-Digital Converter,TDC)在科学研究和工程实践中扮演着重要的角色;但是TDC在进行时间间隔测量量化时往往受到亚稳态制约,影响了TDC的分辨率、线性度,甚至会出现错误的输出结果。本文通过加入相位判断逻辑,可以完全消除TDC量化时间间隔时遇到的亚稳态问题。本文提出的TDC设计方案,工作频率512MHz,测量精度250ps,测量范围1μs,功耗400μW。     

基于门延时的数字TDC电路设计

为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法.采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中.通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证.该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定.     

基于TDC算法的激光内光路精细矫正

传统的激光测距方法是通过计算激光在整数个系统时钟周期内传输的距离实现的。对于测量精度要求较高的系统,此种方法不可采取。根据多通道激光三维雷达系统的需要,解决每一通道的内光路脉冲与系统测量时钟之间延时量的技术问题,提出了一种基于时间数字转换(TDC)算法的激光内光路矫正方法,并采用verilog实现基于TDC算法的IP核设计,并高度集成于多通道采集系统中,算法的时间分辨率可达100ps,提高了激光三维雷达的多通道距离测量精度。     

一种用于TDC的低功耗多相时钟生成电路北大核心

在无人机3D地形测绘中，作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量，文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器，通过优化交叉耦合结构，在保证低功耗的前提下，提升了信号边缘的斜率，增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中，通过对环路带宽的考量选取了极低的偏置电流，在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明，在400 MHz的输出频率下，环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度，相位噪声为-88 dBc@1 MHz,功耗为1 mW,均方根抖动为27 ps,满足厘米级测距的精度需求。     

基于晶振频率补偿的高精度数字时钟设计

为解决普通晶振频率长期漂移量较大的问题,提出了一种用GPS秒脉冲对晶振脉冲在线自动测量及修正,从而产生本地高精度时钟的方法,据此设计了一种基于单片机和CPLD的智能自校准数字时钟系统。介绍了时钟产生及校准模块、鉴相及相差测量模块等硬件电路组成和数据采集、晶振误差补偿算法实现等软件设计。该系统在需要较高精度时间显示的场所具有实际应用价值。     

定位技术中基于 FPGA 的 TDC 电路设计与实现

分析及对比了各种定位方法和时间间隔的测量方法,针对室内定位系统,采用了到达时间差法（TDOA）来定位。设计了一种基于FPGA 的延时链内插型时间数字转换（TDC）电路,采用Xilinx公司的Spartan‐6系列FPGA实现这一设计。整个T DC系统分为精细时间测量模块、逻辑控制模块、粗计数器模块以及数据显示模块。首先介绍了室内定位技术和TDC的研究现状,然后描述了TDC的系统框架和每个部分的原理与设计,重点讲述了精细时间测量模块的设计,最后给出了仿真结果和TDC系统的实测结果,时间间隔测量精度小于200 ps ,满足室内定位系统的需求。