在深亚微米MOS技术中HC退化与ESD的相互作用

述了深亚微米MOS技术中热载流子(HC)退化效应的机理。重点讨论了超大规模集成(VLSI)中两个可靠性问题沟道热载流子(CHC)退化与静电释放(ESD)之间的相互作用，特别是漏／源工艺上的均衡和潜在的损伤。最后又说明了热载流子的产生如何优化ESD保护性能。     

TFT-LCD摩擦工艺ESD研究与改善

摩擦工艺ESD(Electrostatic Discharge)是TFT-LCD制程中较为常见的一种不良,以317.5 mm(12.5 in)产品为例,摩擦工艺过程中ESD发生率20%,对产品良率影响较大。文章结合实际生产对摩擦工艺ESD的原因进行理论分析与实验验证,得出摩擦工艺发生ESD的原因为TFT基板上面有悬空的大块金属,在摩擦过程中电荷积累过多容易发生ESD,ESD进一步烧毁旁边金属电路导致面板点亮时画面异常。生产过程中通过工艺管控和产品设计两方面优化改善,工艺方面通过增加湿度,涂布防静电液以及管控摩擦布寿命进行改善,设计方面通过变更悬空的大块金属为小块金属,通过工艺设计优化最终生产过程中摩擦工艺ESD发生率由20%下降到0%,大大提高了产品品质,降低了生产成本。     

用于ESD防护的PDSOI NMOS器件高温特性

研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ESD防护器件的一次击穿电压和维持电压均降低约11%,失效电流也降低近9.1%,并通过对器件体电阻、源-体结开启电压、沟道电流、寄生双极结型晶体管(BJT)的增益以及电流热效应的分析,解释了ESD特征参数发生上述变化的原因。研究结果为应用于高温电路的ESD防护器件的设计与开发提供了有效参考。     

浅谈电子制造过程中的静电及静电防护

静电释放(ESD)就是一定数量的电荷从一个物体(例如人体)传送到另外一个物体(例如芯片)的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35%以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电释放的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。针对ESD机制和防护做了一个较全面的介绍,包括ESD原理,电流产生,危害,防静电工艺要求等。     

浅谈电子制造过程中的静电及静电防护

静电释放(ESD)就是一定数量的电荷从一个物体(例如人体)传送到另外一个物体(例如芯片)的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35%以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电释放的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。文章针对ESD机制和防护做了一个较全面的介绍,包括ESD原理、电流产生、危害、防静电工艺要求等。     

浅谈电子制造过程中的静电及静电防护

静电释放(ESD)就是一定数量的电荷从一个物体(例如人体)传送到另外一个物体(例如芯片)的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35%以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电释放的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。通过针对ESD机制和防护做了一个较全面的介绍,包括ESD原理,电流产生,危害,防静电工艺要求等。     

分析电子通信产品的ESD防护设计

对于电子通信产品而言,静电释放(ESD)是一个隐性杀手。在电子通信产品的生产使用过程中,对电子通信产品静电放电,不但会使产品的正常工作遭到干扰,同时还可能造成电子通信产品电子元器件的损坏,使电子通信产品出现故障,严重者还可能引起事故的发生。因此,加强对电子通信产品的ESD防护设计至关重要。本文在阐述了电子通信产品静电释放的危害及其ESD防护设计要求的基础上,进一步分析了电子通信产品的ESD防护设计的方法。     

新型静电泄放保护电路设计方法

提出了一种新的静电泄放(electrostatic discharge,ESD)保护电路设计方法.相比传统以经验为基础、采用电路设计和硅片验证之间反复实验的ESD设计方法,新方法降低了成本,缩短了设计周期.利用该方法完成了一套基于0.5μm CMOS工艺、带ESD保护电路的输入输出单元库设计,该单元库通过了5kV的人体模型ESD测试.     

新型静电泄放保护电路设计方法

提出了一种新的静电泄放(electrostatic discharge,ESD)保护电路设计方法.相比传统以经验为基础、采用电路设计和硅片验证之间反复实验的ESD设计方法,新方法降低了成本,缩短了设计周期.利用该方法完成了一套基于0.5μm CMOS工艺、带ESD保护电路的输入输出单元库设计,该单元库通过了5kV的人体模型ESD测试.     

TFT-LCD行业显影液参数对半色调光刻胶膜厚的影响

通过对TFT-LCD行业用显影液浓度(质量分数)C_1和其中酸根离子浓度(质量分数)C_2与半色调光刻胶膜厚(Half Tone Thickness,THK)的影响研究,提出了改善THK波动的方法。首先,固定光刻工艺生产条件,采用单因素实验法分别对C_1和C_2对THK的影响进行试验,研究表明,C_1、C_2的变化都会影响显影液的显影能力,导致THK的变化,且都呈线性负相关。其次,根据C_1和C_2变化对THK的影响程度,将二者之间建立公式对应关系,通过系统对C_1进行调整,改善C_2波动的影响。最终将关系公式导入系统,稳定了显影能力,有效改善了THK的波动,沟道相关不良发生率从0.20%以上降低到0.03%以下。     

一种GOA产品静电失效的研究及改善

在TFT-LCD(Thin film transistor-liquid crystal display)行业中,进行摩擦工艺制程时,玻璃基板与机台接触、分离;摩擦辊与玻璃基板摩擦、摩擦机台顶针上升过程,都容易产生静电击穿。针对一款在摩擦工艺过程中产生静电的GOA(Gate driver on Array)产品,结合摩擦工艺参数、生产环境,进行了一系列静电相关验证。验证发现:摩擦工艺中摩擦布寿命、环境湿度对静电发生影响很大。摩擦布寿命越靠后,静电越容易发生;湿度越大,静电越不容易发生。摩擦机台顶针上升速度、摩擦布类型也对静电发生有一定影响,顶针缓慢上升,静电不容易发生;摩擦棉布较尼龙布静电效果相对较好。而针对摩擦工艺发生的静电失效不良,光配向替代是一种根本的解决方法,导入光配向工艺后,摩擦相关静电失效不良由量产6.8%下降为0%。     

使用多级交换网络进行大容量光纤通道交换机设计

介绍了三级Clos网络拓扑,在此基础上设计了基于Clos网络的大容量光纤通道交换机体系结构.针对三级Clos网络存在的信元调度和路由分配问题,提出了一种新颖的采用流水线并行处理方式的双重匹配帧调度策略.该设计和策略对大容量光纤通道交换机的研制具有一定参考意义.     

Area-efficient layout design for CMOS output transistors

A novel layout design to effectively reduce the layout area of the thin-oxide NMOS and PMOS devices in CMOS output buffers with ESD consideration is proposed. With respect to the traditional finger-type layout, the large-dimension output NMOS and PMOS devices are realized by multiple octagonal cells. Without using extra ESD-optimization process, the output NMOS and PMOS devices in this octagon-type layout can provide higher driving/sinking current and better ESD robustness within a smaller layout area. The drain-to-bulk parasitic capacitance at the output node is also reduced by this octagon-type layout. Experimental results in a 0.6-μm CMOS process have shown that the output driving (sinking) current of CMOS output buffers in per unit layout area is increased 47.7% (34.3%) by this octagon-type layout. The HBM (MM) ESD robustness of this octagon-type output buffer in per unit layout area is also increased 41.5% (84.6%), as comparing to the traditional finger-type output buffer. This octagon-type layout design makes a substantial contribution to the submicron or deep-submicron CMOS IC's in high-density and high-speed applications     

Substrate-triggered ESD protection circuit without extra process modification

A substrate-triggered technique is proposed to improve electrostatic discharge (ESD) protection efficiency of ESD protection circuits without extra salicide blocking and ESD-implantation process modifications in a salicided shallow-trench-isolation CMOS process. By using the layout technique, the whole ESD protection circuit can be merged into a compact device structure to enhance the substrate-triggered efficiency. This substrate-triggered design can increase ESD robustness and reduce the trigger voltage of the ESD protection device. This substrate-triggered ESD protection circuit with a field oxide device of channel width of 150 /spl mu/m can sustain a human-body-model ESD level of 3250 V without any extra process modification. Comparing to the traditional ESD protection design of gate-grounded nMOS (ggnMOS) with silicide-blocking process modification in a 0.25-/spl mu/m salicided CMOS process, the proposed substrate-triggered design without extra process modification can improve ESD robustness per unit silicon area from the original 1.2 V//spl mu/m/sup 2/ of ggnMOS to 1.73 V//spl mu/m/sup 2/.     

光纤通道交换机MAC帧处理的设计与实现

介绍了1Gb/s速率8×8光纤通道交换机的体系结构,并详细论述了光纤通道交换机帧处理流程和基于FPGA的帧处理的设计与实现。经过时序仿真,验证了帧处理设计的正确性。该设计与实现对完成光纤通道交换机的研制具有典型意义。     

无线移动通信系统中的高效信道借用算法研究

本文将固定信道分配(Fixed Channel Assignment)和动态信道分配(Dynamic Channel Assignment)相结合,提出了一种高效信道借用算法HEBCA(High Efficiency Channel Borrowing Algorithm).它利用预期信道可用率(Expected Future Channel Availability Rate)衡量信道借用对周围小区的影响,针对信道借用发生和信道借用结束设计了两种重排操作.计算机仿真表明,本算法的阻塞概率低于BDCL(Borrowing with Directional Channel Locking),对改善FCA在业务量低端的性能很有帮助.本算法的信道重排比率(Channel Reallocation Ratio)也明显低于BDCL.     

关于TFT-LCD工艺过程中ESD改善的研究

在显示器件薄膜晶体管(thinfilmtransistor,TFT)以及半导体制造工艺过程中,各个环节都有可能产生静电放电(electrostaticdischarge,ESD)现象,引起器件性能下降,甚至破坏器件。本文结合生产工艺的实际情况,采用统计方法首先对某工艺环节的ESD现象进行定位,在此基础上结合聚焦离子束(focusionbond,FIB)等试验结果,对其机理进行认真的分析研究,从设计和工艺改善两个方面出发,提出解决方案,收到了良好的改善效果,取得巨大的经济效益。     

CMOS射频集成电路ESD保护的挑战

随着集成电路(IC)T艺进入深亚微米水平,以及射频(Radi0.Frequency,RF)IC工作频率向数千兆赫兹频段迈进,片上防静电泄放(ESD)保护设计越来越成为RF IC设计的挑战.产生这一挑战的关键原因在于ESD保护电路和被保护的RF IC核电路之间存在着不可避免的复杂交互影响效应.本文讨论了RF ESD保护的研究和设计领域的最新动态,总结了所出现的新挑战、新的设计方法和最新的RF ESD保护解决方案.     

未来航电系统FC互连的拓扑结构研究

简述了航空电子系统互连的发展和光纤通道技术的基本特点;介绍了FC的3种基本拓扑结构：点到点、仲裁环和交换网络;研究了未来航空电子系统互连的关键协议——光纤通道(FC)的拓扑结构。