流水线ADC的系统级仿真

应用模拟电路自顶向下的设计思想，用MATLAB建立了一个流水线型模数转换器的行为模型，从而可以有效确定系统结构及相关模块参数。为了对实际电路有较好的指导作用，充分考虑了电路的非理想特性和噪声。最后通过设定一个分辨率为10bit，采样频率为80MHz，1．5bit／级的经典流水线型数模转换器模型的非理想参数值和噪声参数，对ADC模型的主要性能参数进行了仿真计算。     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

基于MATLAB的频率合成器模拟

频率合成器广泛应用于无线通信系统中,为无线通信收发机提供本征信号,其性能很大程度上决定无线通信收发机的性能。电路级的频率合成器仿真往往耗费很长时间,效率很低,基于MATLAB对频率合成器进行行为级仿真模拟,可以大大缩短仿真时间,提高设计效率。     

应用于5 GHz无线局域网的频率合成器设计

讨论了应用于5 GHz无线局域网(WLAN)射频收发机的频率合成器的设计.该设计以一个4阶II型电荷泵锁相环为基础,采用整数分频的频率合成方式.环路的参数首先通过系统级的建模和仿真确定,各电路模块使用TSMC 0.18 μm CMOS工艺设计.整个频率合成器已通过电路级仿真并交付流片.     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

射频锁相频率合成器的设计与仿真

频率合成器可以提供大量精确、稳定的频率作为无线通信设备的本振信号。简要介绍了锁相环频率合成器的基本原理,并利用整数N锁相芯片ADF4112设计了一个宽波段的频率合成器。讨论了其中主要元器件的选择和环路滤波器的设计,利用先进设计系统(Advanced Design System,ADS)仿真软件对设计方案进行频域和瞬态响应仿真,并使用其中的优化工具对各个参数进行优化。仿真与优化结果验证了频率合成器的可行性,同时可以得到优化后环路滤波器的参数。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。     

高性能频率合成器设计方法研究

通过对部件相位噪声性能的分析,进行结构指数最大化设计,得到最简总体结构设计。利用混频互调分量分析,避开各级混频组合干扰,得到系统各级结构的频率方案设计。利用DDS器件的结构优势对频率合成器结构进行优化,进一步简化设计结构。根据相位噪声性能的分析结果,进行环路滤波器设计,消除参数设计中的随意性,保证设计过程中系统的相位噪声性能。     

锁相环环路滤波器噪声特性分析与仿真

为估计环路滤波器对锁相频率合成器输出相位噪声的贡献,建立了一种常用的有源差分环路滤波器噪声模型,并推导出滤波器中各噪声源贡献的噪声的理论公式。针对一实际滤波器贡献的相位噪声进行理论计算,考虑了滤波器中运放的非理想特性后,对滤波器中各个噪声源贡献的相位噪声进行了仿真。通过理论结果和仿真结果对比,得出理论公式对实际环路滤波器噪声进行了很好的估计。最后给出环路滤波器设计时在噪声性能方面的考虑。     

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。     

深空测控系统1 Hz低相噪频率合成技术

针对深空测控系统高精度测量对于信道附加相噪的要求,采用直接数字频率合成（DDS）正交调制方法设计频率综合器。通过巧妙的试验和外推方法,择优选取电压型鉴相器,在锁相环相噪模型的基础上,全面分析各部分相噪的贡献,综合设计环路带宽,有效控制附加相噪,实现低相噪频综器最理想的目标,即环路带内的相噪完全由参考决定,带外的相噪由压控振荡器（VCO）决定,并采用两源互比的方法完成1 Hz极低相位噪声的测试,测试结果为-73 dBc/Hz,与设计结果完全一致。该方法对于测控站极低相噪的设计具有一定参考价值。     

基于YIG振荡器的宽带频率综合器设计

针对提出的频率综合器性能指标要求,对基于钇铁石榴石(YIG)振荡器的C波段频率综合器的设计方案进行了简要介绍。采用混频环的方式并选用低相噪的YIG振荡器,降低了分频比和相位噪声。建立了混频环的相位噪声模型,对相位噪声进行了分析和估算。介绍了关键器件YIG振荡器和辅助环锁相芯片HMC698LP5的应用,给出了实验测试结果并进行了分析。该设计已在工程实际中得到了应用和验证,对于其他频段的高性能频率综合器设计有一定借鉴作用。     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

Noise transfer characteristics and design techniques of a frequency synthesizer

This paper presents an exact method for the loop parameters’ calculation. The noise transfer functions of PLL based synthesizers are derived in the z-domain analysis. Through the comparison of the s-domain model with the z-domain model, we show that the noise peak from inherent sampling behaviors always exists in the loop, and the loop filter with the wide loop bandwidth doesn’t suppress it. Such a noise peak causes instability to the system. A stability limit of the wide loop bandwidth frequency synthesizer is extracted by the behavioral simulation using the z-domain model, which depends on the phase margin and the ratio between the reference frequency and the loop bandwidth.     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

L波段低相噪、快锁定频率合成器研制

小数分频（FNPLL）频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE．VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。     

CMOS毫米波低相噪级联双锁相环频率综合器设计北大核心

采用65 nm CMOS工艺，设计了一种低相噪级联双锁相环毫米波频率综合器。该频率综合器采用两级锁相环级联的结构，减轻了单级毫米波频率综合器带内和带外相位噪声受带宽的影响。时间数字转换器采用游标卡尺型结构，改善了PVT变化下时间数字转换器的量化线性度。数字环路滤波器采用自动环路增益控制技术来自适应调节环路带宽，以提高频率综合器的性能。振荡器采用噪声循环技术，减小了注入到谐振腔的噪声，进而改善了振荡器的相位噪声。后仿真结果表明，在1.2 V电源电压下，该频率综合器可输出的频率范围为22～26 GHz,在输出频率为24 GHz时，相位噪声为-104.8 dBc/Hz@1 MHz,功耗为46.8 mW。     

Phase Noise Model of Single Loop Frequency Synthesizer

The phase noise spectrum of a single loop frequency synthesizer for S-band, which can be utilized in broadcasting terminals, was predicted based on the analyses for phase noise contributions of noise sources. The proposed phase noise model in this paper more accurately predicts the phase noise spectrum of a frequency synthesizer. To accurately model the phase noise contributions of noise sources in the frequency synthesizer, the phase noise sources were analyzed via modeling of the frequency divider and phase noise components using Leeson model for the reference signal source and VCO. The phase noise transfer functions to VCO from noise sources were analyzed by superposition theory and linear operation of the phase-locked loop. The frequency synthesizers were fabricated and the phase noise prediction model was evaluated by measured data and prediction data.     

Parametric Analysis to Reduce Phase Noise of Frequency Synthesizers for Wireless Communication System

The aim of this paper is analysis and presenting a technique to reduce phase noise of frequency synthesizer for pure signal synthesis. To reduce phase noise of synthesizer, first, we present a mathematical and accurate model of phase noise in phase locked loop based frequency synthesizer with take into account noise of its component. Then we predict output phase noise in term of its parameters. Finally, we describe as effective technique for phase noise in frequency synthesizer. The simulation results show the performance of the frequency synthesizer for the High Speed communication system.