采用SRM准则对RLS-FIR滤波器的改进

针对自适应FIR滤波器在非平稳条件下跟踪性能差的问题,提出采用结构风险最小化(SRM)准则来改进FIR滤波器的方法,并进行了分析和仿真实验.仿真结果表明:在平稳条件下,采用SRM准则的FIR滤波器收敛于Wiener最优解;在非平稳条件下,采用SRM准则的FIR滤波器跟踪性能大幅提高,优于自适应递推最小二乘(RIS-FI...     

不同阶数的FIR数字滤波器的DSP实现

在分析了FIR数字滤波器主要特点的基础上，采用最大误差最小化准则的等波纹迫近法，来设计FIR数字滤波器。然后通过Matlab程序设计语言中Remez函数扣Remezord函数计算FIR数字滤波器的系数，并基于美国德州仪器公司生产的TMS320C5402芯片的数字信号处理功能，应用DSP汇编语言编程实现了该滤波器，使不同阶数的FIR数字滤波器都可以用Matlab所得到的结果来修改DSP程序中的数据子程序。     

最小平方误差受限的FIR滤波器设计

在设计FIR滤波器时,往往会指定过渡带大小,但过渡带的引入只是为了便于滤波器的设计,而并不是物理上的需要,所以在设计中仅需指定截至频率。这是第一个设计理念。此外,在FIR滤波器的设计中存在两种准则:一是等波纹设计准则 (即最大误差最小化或者Chebyshev准则 ),另一种是平方误差最小准则。但在现实中两种准则往往要同时兼顾,所以仅基于其中一种准则来设计不能得到最佳结果。这是第二个设计理念。基于上述两种设计理念,提出了一种新的FIR滤波器设计算法。该算法采用最陡梯度下降法来对平方误差最小化下的最佳滤波器系数进行迭代修正,得到最佳结果。     

基于FPGA的高阶高速FIR滤波器设计与实现

提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计，介绍了如何应用流水线技术来设计高阶高速FIR滤波器，并且对所设计的FIR滤波器性能、资源占用进行了分析。     

FIR数字滤波器的设计及其在MATLAB中的仿真实现

介绍了FIR数字滤波器的设计方法,以及MATLAB工具箱中交互式信号处理工具--SPTool在滤波器设计中的应用.并以两个FIR数字带通滤波器(中心频率分别是90Hz和150Hz,带宽都是30Hz)的设计为例,详细说明了采用Least Squares FIR准则、利用SPTool工具设计FIR的步骤.所设计的滤波器通带内波纹小于0.2dB,阻带衰减大于40dB.     

基于频率采样技术的FIR数字滤波器优化设计

本文提出了一种FIR数字滤波器满意优化设计方法，将滤波器过渡带样本值作为优化变量，通过设计通带、过渡带和阻带性能指标满意度函数和综合满意度函数，构造出满意优化模型，并用本文提出的新量子遗传算法搜索满意解，FIR高通和带阻数字滤波器的设计结果表明，采用满意优化方法设计的FIR滤波器的性能优于传统方法。     

FIR滤波器的DSP实现

介绍了FIR滤波器的基本结构及设计方法,结合实例,给定滤波器的数字指标。利用FDATool来确定FIR滤波器抽头系数。基于DSP平台,采用MATLB产生待滤波输入信号导入到用C语言实现的FIR低通滤波器中,并且在CCS上仿真,对仿真结果与理论值进行比较。波形仿真结果和理论值相吻和表明设计的系统是正确、稳定的。不同的应用场合,FIR滤波器要求有不同性能,只要修改本设计中滤波器的系数,就可以实现性能不同的FIR滤波器。     

用滤波器组构成的传送多路复用器结构实现MMSE盲信道均衡

冗余滤波器组构成的传送多路复用器可以用来对FIR信道进行估计和均衡.本文提出一种在FIR滤波器组框架结构下,首先利用信号的相关矩阵对信道进行估计,然后在此基础上用MMSE准则下设计的FIR均衡器对数据进行均衡的盲算法.该均衡算法的性能要明显好于基于ZF准则的方法,并且在消除ISI的同时可以抑制噪声的影响,从而使系统的输出信噪比达到最优,而增加的复杂度很有限.文中最后在两种典型信道下对所提出的盲信道均衡算法进行了仿真,结果验证了上述性能.     

FIR数字滤波器的设计与实现

在数字信号处理中,数字滤波器是一种被广泛使用的信号处理部件。分析了FIR(有限冲激响应)数字滤波器的结构特征,得到了满足系统要求的数字滤波器设计方法,结合实际工程所要求的数字滤波器指标,利用MATLAB对FIR数字滤波器进行了设计和仿真,并根据FIR数字滤波器输出的幅频特性和相频特性图对滤波器的参数进行调整,从而得到满足性能要求的最佳数字滤波器参数。采用DSP芯片实现所设计的FIR数字滤波器。     

基于FPGA的高阶高速FIR滤波器设计与实现

提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法.通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析.     

Design of linear phase FIR filters using fractional derivative constraints

In this paper, the designs of linear phase FIR filters using fractional derivative constraints are investigated. First, the definition of fractional derivative is reviewed briefly. Then, the linear phase FIR filters are designed by minimizing integral squares error under the constraint that the ideal response and actual response have several same fractional derivatives at the prescribed frequency point. Next, the fractional maximally flat FIR filters are designed by letting the number of fractional derivative constraints be equal to the number of filter coefficients. Finally, numerical examples are demonstrated to show that the proposed method has larger design flexibility than the conventional integer derivative constrained methods.     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。     

基于FIR与相位补偿IIR滤波器的雷达回波信号处理

FIR与IIR频率选择滤波器的设计,被广泛应用于数字信号处理领域之中。文章以雷达回波信号的数字处理为例,首先分别设计FIR,IIR滤波器完成了对信号特定频率分量的滤除。进而,针对IIR滤波器的非线性相位,基于最优化设计全通系统实现了相位补偿,并对FIR,IIR滤波器进行了综合比较。     

FPGA在数字滤波器设计中的应用

介绍了FIR数字滤波器的硬件实现技术,结合Altera公司的FLEX10K系列芯片提出了实现FIR数字滤波器的硬件电路的方案,设计出一种8阶FIR数字滤波器,并且推广到16阶及32阶,以及实现滤波器的AHDL语言。基于FPGA的电路系统设计及其仿真结果表明此系统合理、可靠且满足设计要求。     

可规划相位FIR滤波器的神经网络设计方法

本文针对可规划相频响应的实系数FIR滤波器的逼近问题,采用一个三层复激活函数前馈神经网络来实现。该网络隐层各神经元的激活函数为复指数函数,将滤波器系数作为隐层各神经元到输出层的连接权值,通过对误差函数的最小化来调整权值,并根据网络特性与所要设计的滤波器的特点,提出了一些实际设计中训练样本集选取与误差加权值设置的规则。依托所采用的神经网络,根据上述规则,进行了两例可规划相频特性的实系数FIR滤波器的设计,结果表明所设计滤波器的相频响应较好地满足了设计要求。     

Optimal design of nonuniform multirate filter banks

The design of general nonuniform filter banks is studied. Contrary to uniform filter banks, in nonuniform filter banks, it may not be possible to achieve perfect reconstruction, but in some cases by using optimization techniques, we can design acceptable filter banks. Here, the initial finite impulse response (FIR) analysis filters are designed according to the characteristics of the input. By the design procedure, the FIR synthesis filters are found so that theH-norm of an error system is minimized over all synthesis filters that have a prespecified order. Then, the synthesis filters obtained in the previous step are fixed, and the analysis filters are found similarly. By iteration, theH-norm of the error system decreases until it converges to its final value. At each iteration, the coefficients of the analysis or synthesis filters are obtained by finding the least squares solution of a system of linear equations. If necessary, the frequency characteristics of the filters can be altered by adding penalty terms to the objective function.This research was supported by the Natural Sciences and Engineering Research Council of Canada.     

神经网络在4型FIR滤波器的优化设计研究

本文详细讨论了4型线性相位滤波器幅频特性与正弦基神经网络算法间的关系，提出并证明了该算法的收敛定理，给出了FIR高通滤波器和FIR带通滤波器优化设计实例。计算机仿真结果表明，该算法在FIR高通滤波器和带通滤波器的有效性和优异性能。     

二维线性相位FIR滤波器设计的投影最小二乘算法

考虑二维线性相位矩形对称FIR滤波器的约束最小二乘设计问题,即在通带和阻带逼近误差不超过给定值的约束下使逼近误差平方和最小.提出一个投影最小二乘算法,它是一个交替地更新有效约束集及将二次误差无约束极小点(最小二乘解)逐次投影到有效约束边界的迭代过程.通过二维FIR低通圆形滤波器和方形滤波器的设计例子,对算法的性能进行了仿真,并与基于内点算法和有效集方法的设计程序进行了比较,结果表明本文算法具有很高的效率.     

基于可重构FPGA技术的自适应FIR滤波器的实现

有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算,即使是在全定制的专用集成电路中也会导致过大的面积与功耗.对于用硬件实现系数是常量的专用滤波器,可以通过分解系数变为应用加、减和移位而实现乘法.FIR滤波器的复杂性主要由用于系数乘法的加法器/减法器的数量决定.而对于自适应FIR滤波器,大多数场合下可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现,但是对于要求高速运算的场合,VLSI实现是很好的选择.基于这一考虑,可以用符号数的正则表示(CSD)码表示系数, 再利用可重构现场可编程门阵列(FPGA)技术实现.可重构结构的应用,能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新.文中利用CSD码和可重构思想,提出了用FPGA实现自适应FIR滤波器的一种方案.