微尺度高功率核磁射频功率合成器研究

核磁共振工作频率在百兆赫兹频率左右,利用常规四分之一波长实现无源合成器尺寸较大,承受功率较低,分析了高功率下无源合成器的微尺度技术,利用无源微尺度技术设计了小型化高功率合成器,在大功率工作状态下,该器件输入输出回波损耗在-30dB,插入损耗小于0.3dB。在核磁共振3.0T频段下,实现功率等级为12KW峰值功率,平均功率为1.2KW,尺寸比四分之一波长缩小10倍,可以满足核磁共振系统3.0T射频大功率放大器无源合成需求。     

基于GaAs HBT的J类射频功率放大器

基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。     

一款新型基于推挽式结构的射频功率放大器

基于推挽式结构设计了一款新型射频功率放大器,分析了推挽式结构的工作原理,构建了输入输出无损耗匹配网络.采用微波仿真软件AWR对电路结构进行了优化和仿真,结果表明:该功率放大器在700 MHz~1 100 MHz的频率范围内,其增益为25 dB,在1 dB增益压缩点处,输出功率大于2 W,功率附加效率为50%,OIP3大于44 dBc.     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

对合成电路优化的126 W Doherty功率放大器

基于自主研发的RF LDMOS功率晶体管以及散热法兰,设计了一款用于无线通讯以及L波段和S波段雷达系统的大功率高效率的功率放大器。在保证了器件的射频接地以及散热的前提下,在封装内部设计了输入内匹配和输出内匹配电路,提高了管芯的阻抗点以便于电路板匹配。利用Doherty功率放大器结构可以提高功率回退处效率的特点,结合输出内匹配对负载阻抗点的翻转作用,得到了一种结构优化的Doherty实现方案,在峰值功率处达到398 W的输出功率,52%的漏极效率;以及功率8 dB回退的平均功率处126 W的输出功率,43%的漏极效率。这种改进技术进一步提高了功率回退处的效率,相对普通Doherty功率放大器结构,性能提升了16%,改善了无线通信系统的射频性能。     

一种基于自适应偏置的2.4 GHz CMOS功率放大器

提出了一种单端自适应偏置电路,该电路能够根据输入信号功率,动态地调整输出直流电压,以提升射频功率放大器(PA)的线性度及功率回退区域的效率。为验证该电路的功能,设计了一种2.4 GHz PA,该电路基于单端三级结构设计,采用0.18 μm CMOS工艺制造,电路输入及输出阻抗匹配网络均集成于片内。测试结果表明,PA的增益为26.8 dB,S11和S22均小于-10 dB,OP1 dB为23.5 dBm,功率回退6 dB点PAE和峰值PAE分别为14%和24%。该PA对WLAN、ZigBee等2.4 GHz设备具有一定的应用价值。     

基于0.18μm CMOS工艺的0.1-2GHz宽带功率放大器芯片

本文介绍了一种基于0.18μm CMOS工艺的0.1–2 GHz宽带射频功率放大器(PA)。该PA采用了双级、晶体管堆叠放大器结构结合电阻匹配和负反馈技术,可以在较小的芯片面积内实现良好的功率增益、增益平坦度和宽带匹配特性。实测结果表明,在5 V供电时,该PA可以在0.1–2 GHz频段内实现18.1±0.6 dB的增益、优于10.5 dB的输入匹配、优于12.6 dB的输出匹配、12%的功率附加效率和优于20 dBm的输出功率。该PA芯片面积仅占用0.52 mm~2,是目前作者所知覆盖该频段并同时实现上述指标的最小面积的CMOS PA芯片。     

基于 SiGe 工艺的线性功率放大器设计

基于SiGe Heterojunction Bipolar Transistors（HBT）工艺设计了一款线性射频功率放大器．该功率放大器采用三级级联结构,每一级采用自适应偏置网络,级间匹的网络集成在片内,匹配网络中的电感由绑定线实现．该功率放大器工作在2G Hz ,带宽50M Hz ,增益30dB ,在1dB压缩点输出功率（P1dB ）为27．1dBm ,功率附加效率（PAE）为36％．该功放由3．4V电压供电,芯片尺寸1mm ×0．7mm ．     

VHF跳频通信系统功率放大器的研制

设计了一种用于跳频通信系统的射频功率放大器.该放大器具有较高的线性度,同时又能实现高功率的稳定输出,低功率输出大于0.25 W,中功率输出大于4.5 W,滤波器衰减损耗小于2 dB,谐波抑制大于48 dB.介绍了VHF跳频发射机系统,包括逻辑电平转换单元、调制环单元、射频环单元、频率合成器单元和功放单元;着重对射频功率放大器的性能进行了分析,指出了提高功放线性度的特殊方法;给出了射频功率放大器的硬件电路设计过程.最后,对射频功率放大器进行测试,结果表明,其性能指标完全达到系统设计要求,并有所提高,而且具有较强的实用性.     

VHF跳频通信系统功率放大器的研制

设计了一种用于跳频通信系统的射频功率放大器。该放大器具有较高的线性度,同时又能实现高功率的稳定输出,低功率输出大于0．25W,中功率输出大于4．5W,滤波器衰减损耗小于2dB,谐波抑制大于48dB。介绍了VHF跳频发射机系统。包括逻辑电平转换单元、调制环单元、射频环单元、频率合成器单元和功放单元;着重对射频功率放大器的性能进行了分析,指出了提高功放线性度的特殊方法;给出了射频功率放大器的硬件电路设计过程。最后,对射频功率放大器进行测试,结果表明,其性能指标完全达到系统设计要求,并有所提高,而且具有较强的实用性。     

基于变压器匹配的5G通信手机功率放大器设计

基于AWSC 2 μm的HBT工艺,设计了一种用于5G通信N77频段(3.3～4.2 GHz)的功率放大器。采用变压器匹配的方式,显著提高了功率放大器的增益、输出功率和功率附加效率,解决了放大电路级间匹配较难的问题。仿真和测试结果表明,在N77工作频段内,该功率放大器的增益为36～38 dBm,输出功率1 dB压缩点为37 dBm,输出功率1 dB压缩点处的功率附加效率为49.3 %,输出功率28.5 dBm处的功率附加效率为16.5 %、相邻频道泄漏比为-38.2 dBc。     

用于IEEE 802.11 b/g/n WLAN的高线性度功率放大器

基于2μm的InGaP/GaAs异质结双极晶体管(HBT)工艺设计了一种可应用于IEEE802.11 b/g/n无线局域网(WLAN)的高线性度射频功率放大器.为了提高射频功率放大器的线性度,采用了负反馈镜像电路提供直流工作点,设计了良好的输入、输出和级间匹配电路来提高射频功率放大器的线性输出功率.流片结果表明,在工作电压为3.3V时,射频功率放大器的1 dB线性压缩输出功率(P1dB)可达27 dBm,当误差向量幅度(EVM)为3％时,2.4 GHz64 QAM激励下,输出功率可达19.8 dBm,满足标准规范要求.     

一种基于 ６５ ｎｍ ＣＭＯＳ 工艺的 ７７ ＧＨｚ 宽带功率放大器

本文采用65 nm CMOS工艺设计了一款基于四路功率合成的77 GHz （E波段）功率放大器。采用电容中和技术抵消密勒电容的负面效应;利用功率合成技术解决MOS管低击穿电压引起的低输出电压摆幅的问题,将多路输出功率高效合成以实现高功率输出。采用共轭匹配和多频点叠加的带宽拓展技术,有效实现电路阻抗匹配和带宽拓展。后仿真结果表明,在79 GHz处,该功率放大器的最大增益为20.5 dB,-3dB带宽为64～86 GHz,输出功率1dB压缩点为12.7 dBm,饱和输出功率16.6 dBm,峰值功率附加效率为16.5%。该功率放大器版图面积为0.29 mm2;在1.2 V供电电压下,功耗为211 mW。     

基于包络检测的射频功率放大器平均效率提高技术

提出了一种基于包络检测的射频功率放大器平均效率提高技术。该技术通过片上集成的包络检测器检测输入信号强度,通过动态配置功率放大管的尺寸,并调节输出阻抗匹配网络优化负载阻抗,提高功率放大器在低输出功率下的效率,达到提高功率放大器平均效率的目的。电路采用0.18 μm CMOS工艺实现,后仿真结果表明,在高输出功率模式下,该射频功率放大器的输出1 dB压缩点为18.05 dBm,PAE为30.2%;在两档低输出功率模式下的输出1 dB压缩点分别为14.9 dBm和11 dBm,PAE分别为24.11%和17.1%。     

一种基于阻抗缓冲匹配技术的高效率Doherty放大器

为了在功率回退时满足功率放大器对高效率的要求,提出了一种采用阻抗缓冲匹配技术的Doherty功率放大器。通过负载牵引仿真,得到功放管的最佳基波和谐波负载阻抗。在此基础上,采用一种谐波控制阻抗匹配网络设计方法来设计主/辅路放大器的输出匹配网络,实现了高回退效率。为了验证该方法的有效性,设计并实现了一个1.635 GHz高效率Doherty功率放大器。测试结果表明,该放大器的饱和功率大于44 dBm,峰值效率为75%,6 dB功率回退时的效率为70%。该方法能有效提高Doherty功率放大器的回退效率。     

基于0.18μm SiGe BiCMOS工艺的高线性射频功率放大器

采用0.18 μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN )802.11b/g 2.4 GHz 频段的Class AB 射频功率放大器.该放大器采用两级放大结构,具有带温度补偿的线性化偏置电路.仿真结果显示:电路的输入匹配S11小于-13 dB,输出匹配S22小于-20 dB,功率增益达27.3 dB,输出1 dB压缩点为23 dBm, 最大功率附加效率(PAE)为21.3%;实现了匹配电路、放大电路和偏置电路的片上全集成,芯片面积为1 148 μm×1 140 μm.     

UHF宽带大功率放大器模块

报道了自行设计并研制成功的UHF宽带大功率放大器模块,该模块在1.35～1.85 GHz频带内增益高于44 dB,输出功率大于10 W,增益平坦度≤± 0.7 dB.同时对射频功率放大器的稳定性进行了分析与讨论,提出了提高射频功率放大器稳定性的方法,即要设法排除带外不稳定因素以及设计合理的偏置网络,这对射频功率放大器的稳定性有明显的改善.     

一种新型提高射频功率放大器PAE的电路技术

提出了一种新型提高射频功率放大器功率附加效率(PAE)的电路技术,该方法通过滤除二次谐波分量、反射叠加三次谐波分量以提高电路PAE,分析了相位匹配的机制及其影响因素.基于该技术设计了一款功率放大器,仿真结果表明:工作频率为918 MHz时,该功放的P1dB达到了30.05 dBm,功率附加效率达到了58.75%,较普通...     

一种高线性宽带功率合成的射频功率放大器北大核心

针对5G通信微基站,提出一种基于GaAs异质结双极晶体管(HBT)工艺,芯片面积为1.3 mm×1.4 mm的高线性宽带宽的射频功率放大器。该放大器采用了异相功率合成方式和J类输出匹配的方法,在两路功率放大器的输入输出端引入了90°相移以及J类模式确定最佳负载阻抗,以此实现高线性宽带宽的特性。在5 V电源和2.85 V偏置电压下,室温条件下测试结果表明,该功率放大器在2~3 GHz频带内,小信号增益为36±0.5 dB。然而在2.4~2.8 GHz频带内,该功率合成结构的功率放大器拥有饱和输出功率大于36 dBm,功率附加效率大于38%。在5G-NR,带宽100 MHz和4G-LTE、带宽20 MHz的调制信号下,在2.4~2.8 GHz工作频带测试,放大器的输出功率为22 dBm,邻近信道功率比(ACPR)约为-43 dBc。     

应用于TD-LTE的SiGe BiCMOS功率 放大器的设计

针对准第四代无线通信技术TD-LTE中2.570~2.620 GHz频段的应用,设计了一款基于IBM SiGe BiCMOS7WL工艺的射频功率放大器。该功率放大器工作于AB类,采用单端结构,由两级共发射极电路级联构成,带有基极镇流电阻,除两个谐振电感采用片外元件外,其他全部元件均片上集成,芯片面积为(1.004×0.736)mm2。测试结果表明,在3.3 V电源电压下,电路总消耗电流为109 mA,放大器的功率增益为16 dB,输出1 dB增益压缩点为15 dBm。该驱动放大器具有良好的输入匹配,工作稳定。