一种基于自适应偏置的2.4 GHz CMOS功率放大器

提出了一种单端自适应偏置电路,该电路能够根据输入信号功率,动态地调整输出直流电压,以提升射频功率放大器(PA)的线性度及功率回退区域的效率。为验证该电路的功能,设计了一种2.4 GHz PA,该电路基于单端三级结构设计,采用0.18 μm CMOS工艺制造,电路输入及输出阻抗匹配网络均集成于片内。测试结果表明,PA的增益为26.8 dB,S11和S22均小于-10 dB,OP1 dB为23.5 dBm,功率回退6 dB点PAE和峰值PAE分别为14%和24%。该PA对WLAN、ZigBee等2.4 GHz设备具有一定的应用价值。     

0.2 THz二倍频器研究

基于六阳极结反向串联型GaAs平面肖特基二极管,设计并实现了0.2 THz大功率二倍频器。肖特基二极管倒装焊接在50m石英电路上。采用电磁场和电路联合设计仿真获得了二倍频器的倍频效率。当入射功率在100 mW时,输出频率在190~225 GHz带内效率大于5%。在小功率（Pin100 mW）和大功率（Pin300 mW）注入条件下,测试了倍频电路的输出功率和倍频效率。在100 mW驱动功率下采用自偏压测试,最大输出功率为14.5 mW@193 GHz,对应倍频效率为14%;在300 mW驱动功率下采用自偏压测试,在188~195 GHz,输出功率大于10 mW,最大输出功率为35 mW@192.8 GHz,对应倍频效率为11%。     

一种低温度系数的全CMOS基准电流源

基于传统基准电流源结构,增加了一条负反馈支路,将片上电阻的温度系数、晶体管载流子的温度系数与晶体管阈值电压的温度系数相互抵消,实现了基准电流源的温度补偿。测试结果表明,该基准电流源在1.1 V的电源电压下能正常工作。在1.2 V工作电压下,该基准电流源的静态电流仅为26 μA,输出平均电流为10.36 μA;当工作温度从-40 ℃到85 ℃变化时,电流的温度系数仅为3.79 ×10-4/℃。该电路采用55 nm CMOS工艺,其芯片面积为4 488 μm²,满足低功耗低成本的要求。     

一种应用于GNSS接收机的无电感多模射频前端

本文设计了一种应用于GNSS接收机的无电感多模射频前端。与传统低噪声放大器结构不同,本设计使用了无电感电流模式以及利用噪声消除技术的低噪声放大器。其高阻输入的射频放大器进一步放大信号并将单端信号转为差分信号。后级无源混频器将信号下变频到中频并将信号传输到下一级的模拟电路模块。文中还有本振缓冲器实现压控振荡器的二分频和25%占空比的方波新号的产生用于控制混频器开关。测试结果表明该射频前端在1.2V电源电压下仅消耗6.7mA电流,并获得了良好的综合性能。射频前端的输入回损为-26dB,而1.43dB的低噪声系数也保证了良好的接收灵敏度。在射频前端电压增益为48dB情况下,测得的输入1dB压缩点为-43dBm。该电路采用了55nm标准CMOS工艺实现,面积非常小,仅仅为220 μm×280 μm左右。     

单点缺陷氧化石墨烯电子结构与光学特性的第一性原理研究

本研究采用基于密度泛函理论的第一性原理方法, 在局域密度近似和广义梯度近似下, 研究了单点缺陷下不同结构氧化石墨烯的电子结构和光学特性。研究结果表明: 文中四种构型的氧化石墨烯为力学稳定结构, 其中包含不饱和氧原子的氧化石墨烯结构在水裂解及制氢中具有重要应用潜力。能带及分波态密度计算结果表明, 包含不饱和氧原子的构型为间接带隙半导体, 其余构型均为直接带隙半导体, 且掺杂类型和带隙值随结构不同而改变。氧化石墨烯的光学吸收表现为各向异性, 且在垂直于平面方向上的吸收边蓝移到近紫外可见光区。包含sp ³杂化形式的结构光学吸收系数比包含sp ²杂化的结构高, 说明碳氧双键和悬挂键的存在对吸收光谱有重要影响。     

一种应用于GPS接收机的高线性度SiGe HBT低噪声放大器

A high linearity 1.575 GHz SiGe：HBT low noise amplifier （LNA） for global positioning system applications is described. The bipolar cascoded with an MOSFET LNA was fabricated in a commercial 0.18 μm SiGe BiCMOS process, A resistor bias feed circuit with a feedback resistor was designed for the LNA input transistor to improve its intermodulation and compression performance. The packaged chip tested on board has displayed a noise figure of 1. I 1 dB, a power gain of 18 dB, an output 1 dB compression point of ＋7.8 dBm and an input third-order intercept point of ＋1.8 dBm. The chip occupies a 500 × 560μm^2 area and consumes 3.6 mA from a 2.85 V power supply.